STMicroelectronics STM32MP133C F MPU 32 บิต Arm Cortex-A7 1GHz

ข้อมูลจำเพาะ

• แกนหลัก: Arm Cortex-A7
• หน่วยความจำ: SDRAM ภายนอก, SRAM ฝังตัว
• บัสข้อมูล: อินเทอร์เฟซขนาน 16 บิต
• ความปลอดภัย: รีเซ็ตและจัดการพลังงาน, LPLV-Stop2, สแตนด์บาย
• แพ็คเกจ: LFBGA, TFBGA พร้อมระยะห่างขั้นต่ำ 0.5 มม.
• การจัดการนาฬิกา
• อินพุต/เอาต์พุตเอนกประสงค์
• เมทริกซ์การเชื่อมต่อระหว่างกัน
• ตัวควบคุม DMA จำนวน 4 ตัว
• อุปกรณ์ต่อพ่วงการสื่อสาร: สูงสุด 29
• อุปกรณ์ต่อพ่วงแบบอะนาล็อก: 6
• ตัวจับเวลา: สูงสุด 24, ตัวเฝ้าระวัง: 2
• การเร่งความเร็วด้วยฮาร์ดแวร์
• โหมดดีบัก
• ฟิวส์: 3072 บิต รวมถึง ID เฉพาะและ HUK สำหรับคีย์ AES 256
• สอดคล้องกับ ECOPACK2

ระบบย่อย Arm Cortex-A7

ระบบย่อย Arm Cortex-A7 ของ STM32MP133C/F ให้…

ความทรงจำ

อุปกรณ์นี้ประกอบด้วย External SDRAM และ Embedded SRAM สำหรับการจัดเก็บข้อมูล…

คอนโทรลเลอร์ DDR

ตัวควบคุม DDR3/DDR3L/LPDDR2/LPDDR3 จัดการการเข้าถึงหน่วยความจำ…

การจัดการแหล่งจ่ายไฟ
แผนการจ่ายไฟและระบบควบคุมดูแลเพื่อให้แน่ใจว่าการจ่ายไฟมีเสถียรภาพ…

การจัดการนาฬิกา
RCC จัดการการกระจายสัญญาณนาฬิกาและการกำหนดค่า…

อินพุต/เอาต์พุตเอนกประสงค์ (GPIO)
GPIO ให้ความสามารถในการเชื่อมต่อสำหรับอุปกรณ์ภายนอก…

ตัวควบคุมการป้องกัน TrustZone
ETZPC ช่วยเพิ่มความปลอดภัยของระบบด้วยการจัดการสิทธิ์การเข้าถึง…

เมทริกซ์บัส-อินเตอร์คอนเนคต์
เมทริกซ์ช่วยอำนวยความสะดวกในการถ่ายโอนข้อมูลระหว่างโมดูลที่แตกต่างกัน

คำถามที่พบบ่อย

ถาม: จำนวนอุปกรณ์ต่อพ่วงการสื่อสารสูงสุดที่รองรับคือเท่าใด
A: STM32MP133C/F รองรับอุปกรณ์ต่อพ่วงการสื่อสารสูงสุด 29 อุปกรณ์

ถาม: มีอุปกรณ์ต่อพ่วงอะนาล็อกให้เลือกกี่รายการ?
A: อุปกรณ์นี้มีอุปกรณ์ต่อพ่วงอนาล็อก 6 ชิ้นสำหรับฟังก์ชันอนาล็อกต่างๆ

-

STM32MP133C STM32MP133F

Arm® Cortex®-A7 สูงสุด 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, ตัวจับเวลา 24 ตัว, เสียง, การเข้ารหัส และความปลอดภัยขั้นสูง
แผ่นข้อมูล – ข้อมูลการผลิต

คุณสมบัติ
รวมถึงเทคโนโลยีจดสิทธิบัตรอันทันสมัยของ ST
แกนหลัก
· แคช Arm® Cortex®-A32 L7 1 บิต 32 กิโลไบต์ I / 32 กิโลไบต์ D 128 กิโลไบต์ระดับ 2 รวมกัน Arm® NEONTM และ Arm® TrustZone®

ความทรงจำ
· หน่วยความจำ DDR ภายนอกสูงสุด 1 Gbyte สูงสุด LPDDR2/LPDDR3-1066 16 บิต สูงสุด DDR3/DDR3L-1066 16 บิต
· SRAM ภายใน 168 กิโลไบต์: AXI SYSRAM 128 กิโลไบต์ + AHB SRAM 32 กิโลไบต์ และ SRAM 8 กิโลไบต์ในโดเมนสำรอง
· อินเทอร์เฟซหน่วยความจำ Quad-SPI แบบคู่ · ตัวควบคุมหน่วยความจำภายนอกแบบยืดหยุ่นได้สูงสุดถึง
บัสข้อมูล 16 บิต: อินเทอร์เฟซขนานเพื่อเชื่อมต่อ IC ภายนอกและหน่วยความจำ SLC NAND ด้วย ECC สูงสุด 8 บิต
ความปลอดภัย/ความปลอดภัย
· การบูตที่ปลอดภัย, อุปกรณ์ต่อพ่วง TrustZone®, 12 xtampหมุด er รวมถึงหมุดแอ็คทีฟ 5 ตัวampเออาร์เอส
· อุณหภูมิปริมาตรtage ความถี่และการตรวจสอบ 32 kHz
รีเซ็ตและจัดการพลังงาน
· แหล่งจ่ายไฟ 1.71 V ถึง 3.6 VI/Os (I/Os ทนทานต่อ 5 V) · POR, PDR, PVD และ BOR · LDO บนชิป (USB 1.8 V, 1.1 V) · ตัวควบคุมสำรอง (~0.9 V) · เซ็นเซอร์อุณหภูมิภายใน · โหมดพลังงานต่ำ: Sleep, Stop, LPLV-Stop,
LPLV-Stop2 และสแตนด์บาย

แอลเอฟบีจีเอ

ทีเอฟบีจีเอ

LFBGA289 (14 × 14มม.) ระยะห่าง 0.8มม.

TFBGA289 (9 × 9 มม.) TFBGA320 (11 × 11 มม.)
ระยะพิทช์ต่ำสุด 0.5 มม.

· การเก็บข้อมูล DDR ในโหมดสแตนด์บาย · การควบคุมชิปคู่หู PMIC

การจัดการนาฬิกา
· ออสซิลเลเตอร์ภายใน: ออสซิลเลเตอร์ HSI 64 MHz, ออสซิลเลเตอร์ CSI 4 MHz, ออสซิลเลเตอร์ LSI 32 kHz
· ออสซิลเลเตอร์ภายนอก: ออสซิลเลเตอร์ HSE 8-48 MHz, ออสซิลเลเตอร์ LSE 32.768 kHz
· 4 × PLLs พร้อมโหมดเศษส่วน

อินพุต/เอาต์พุตวัตถุประสงค์ทั่วไป
พอร์ต I/O ที่ปลอดภัยสูงสุด 135 พอร์ตพร้อมความสามารถในการขัดจังหวะ
· สามารถปลุกได้สูงสุดถึง 6 ครั้ง

เมทริกซ์เชื่อมต่อ
· เมทริกซ์บัส 2 ตัว อินเตอร์คอนเนกต์ Arm® AMBA® AXI 64 บิต สูงสุด 266 MHz อินเตอร์คอนเนกต์ Arm® AMBA® AHB 32 บิต สูงสุด 209 MHz

ตัวควบคุม DMA 4 ตัวเพื่อปลดโหลดซีพียู
· รวมช่องทางกายภาพทั้งหมด 56 ช่อง
· 1 x ตัวควบคุมการเข้าถึงหน่วยความจำโดยตรงแบบอเนกประสงค์ความเร็วสูง (MDMA)
· DMA พอร์ตคู่ 3 × พร้อม FIFO และความสามารถของเราเตอร์คำขอสำหรับการจัดการอุปกรณ์ต่อพ่วงที่เหมาะสมที่สุด

กันยายน 2024
นี่คือข้อมูลเกี่ยวกับผลิตภัณฑ์ที่กำลังผลิตเต็มรูปแบบ

DS13875 เรฟ 5

1/219
www.st.com

STM32MP133C/F

อุปกรณ์ต่อพ่วงการสื่อสารสูงสุด 29 ชิ้น
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
อินเทอร์เฟซ ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s รวมถึง 4 พร้อมฟูลดูเพล็กซ์
ความแม่นยำของคลาสเสียง I2S ผ่านทาง PLL เสียงภายในหรือสัญญาณนาฬิกาภายนอก (+2 QUADSPI + 4 พร้อม USART) · 2 × SAI (เสียงสเตอริโอ: I2S, PDM, SPDIF Tx) · SPDIF Rx พร้อมอินพุต 4 ตัว · 2 × SDMMC สูงสุด 8 บิต (SD/e·MMCTM/SDIO) · ตัวควบคุม CAN 2 × ที่รองรับโปรโตคอล CAN FD · โฮสต์ความเร็วสูง USB 2 2.0 × หรือโฮสต์ความเร็วสูง USB 1 2.0 ×

+ 1 × USB 2.0 ความเร็วสูง OTG พร้อมกัน · ฮาร์ดแวร์ 2 x Ethernet MAC/GMAC IEEE 1588v2, MII/RMII/RGMII
อุปกรณ์ต่อพ่วงแบบอะนาล็อก 6 ชิ้น
· 2 × ADC ที่มีความละเอียดสูงสุด 12 บิต สูงสุด 5 Msps
· เซ็นเซอร์วัดอุณหภูมิ 1 ตัว · ตัวกรองดิจิตอลสำหรับมอดูเลเตอร์ซิกม่า-เดลต้า 1 ตัว
(DFSDM) ที่มี 4 ช่องสัญญาณและตัวกรอง 2 ตัว · อ้างอิง ADC ภายในหรือภายนอก VREF+
ตัวจับเวลาสูงสุด 24 ตัวและตัวเฝ้าระวัง 2 ตัว
ตัวจับเวลา 2 × 32 บิตพร้อม IC/OC/PWM หรือตัวนับพัลส์และอินพุตตัวเข้ารหัสแบบควอเดรเจอร์ (เพิ่มทีละน้อย) สูงสุด 4 ตัว
· ตัวจับเวลาขั้นสูง 2 × 16 บิต · ตัวจับเวลาเอนกประสงค์ 10 × 16 บิต (รวมถึง
ตัวจับเวลาพื้นฐาน 2 ตัวที่ไม่มี PWM) · ตัวจับเวลาพลังงานต่ำ 5 × 16 บิต · RTC ที่ปลอดภัยด้วยความแม่นยำในระดับต่ำกว่าวินาทีและ
ปฏิทินฮาร์ดแวร์ · ตัวจับเวลาของระบบ Cortex®-A4 7 ตัว (ปลอดภัย,
ไม่ปลอดภัย เสมือน ไฮเปอร์ไวเซอร์) · วอทช์ด็อกอิสระ 2 ตัว
การเร่งความเร็วด้วยฮาร์ดแวร์
· AES 128, 192, 256 ดีเอส/ทีดีเอส

2 (อิสระ, ปลอดภัยอิสระ) 5 (2 ปลอดภัย) 4 5 (3 ปลอดภัย)
4 + 4 (รวม USART ที่กำหนดได้ 2 ตัว) บางตัวสามารถเป็นแหล่งบูตได้
2 (สูงสุด 4 ช่องสัญญาณเสียง) พร้อม I2S master/slave, อินพุต PCM, พอร์ต SPDIF-TX 2
HSPHY แบบฝังตัวพร้อม BCD HS PHY แบบฝังตัวพร้อม BCD (ปลอดภัย) สามารถเป็นแหล่งบูตได้
2 × HS ใช้ร่วมกันระหว่างอินพุตโฮสต์และ OTG 4

2 (1 × TTCAN), การปรับเทียบนาฬิกา, บัฟเฟอร์แชร์ 10 Kbyte 2 (8 + 8 บิต) (ปลอดภัย), e·MMC หรือ SD สามารถเป็นแหล่งบูตได้ แหล่งจ่ายไฟอิสระเสริม 2 ตัวสำหรับอินเทอร์เฟซการ์ด SD
1 (dual-quad) (ปลอดภัย) สามารถเป็นแหล่งบูตได้

–
–
บูท
–
บูท
บูต บูต
(1)

ที่อยู่/ข้อมูลแบบขนาน 8/16 บิต FMC AD-mux แบบขนาน 8/16 บิต
การเข้ารหัส NAND 8/16 บิต 10/100M/Gigabit Ethernet DMA
เครื่องกำเนิดตัวเลขสุ่ม Hash True ฟิวส์ (ตั้งโปรแกรมได้ครั้งเดียว)

4 × CS, สูงสุด 4 × 64 Mbyte
ใช่ 2× CS, SLC, BCH4/8 สามารถเป็นแหล่งบูต 2 x (MII, RMI, RGMII) พร้อม PTP และ EEE (รักษาความปลอดภัยได้)
3 อินสแตนซ์ (1 ปลอดภัย), MDMA PKA 33 ช่อง (พร้อมการป้องกัน DPA), DES, TDES, AES (พร้อมการป้องกัน DPA)
(ปลอดภัยทั้งหมด) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(ปลอดภัย) True-RNG (ปลอดภัย) 3072 บิตที่มีผล (ปลอดภัย 1280 บิตที่พร้อมใช้งานสำหรับผู้ใช้)

–
บูท –
–

16/219

DS13875 เรฟ 5

STM32MP133C/F

คำอธิบาย

ตารางที่ 1 คุณสมบัติและจำนวนอุปกรณ์ต่อพ่วงของ STM32MP133C/F (ต่อ)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF อื่นๆ

คุณสมบัติ

แอลเอฟบีจีเอ289

ทีเอฟบีจีเอ289

ทีเอฟบีจีเอ320

GPIO พร้อมการขัดจังหวะ (จำนวนรวม)

135(2)

พินปลุก GPIO ที่สามารถรักษาความปลอดภัยได้

ทั้งหมด
6

Tampพิน er (แอ็คทีฟทีampเอ้อ)

12 (5)

DFSDM ADC ซิงโครไนซ์สูงสุด 12 บิต

ช่องอินพุต 4 ช่อง พร้อมฟิลเตอร์ 2 ตัว

–

2(3) (สูงสุด 5 Msps บน 12 บิตต่ออัน) (รักษาความปลอดภัยได้)

ADC1: 19 ช่องรวมถึงช่องภายใน 1 ช่อง 18 ช่องพร้อมใช้งานสำหรับ

ช่อง ADC 12 บิตทั้งหมด (4)

ผู้ใช้รวม 8x ดิฟเฟอเรนเชียล

–

ADC2: 18 ช่องรวมถึงช่องภายใน 6 ช่อง 12 ช่องพร้อมใช้งานสำหรับ

ผู้ใช้รวม 6x ดิฟเฟอเรนเชียล

พินอินพุต ADC VREF VREF+ ภายใน

อินพุต 1.65 V, 1.8 V, 2.048 V, 2.5 V หรือ VREF+ –
ใช่

1. QUADSPI สามารถบูตจาก GPIO เฉพาะหรือใช้ GPIO บูต FMC Nand8 บางตัว (PD4, PD1, PD5, PE9, PD11, PD15 (ดูตารางที่ 7: คำจำกัดความลูกบอล STM32MP133C/F)
2. จำนวน GPIO ทั้งหมดนี้รวมสี่ JTAG GPIO และ GPIO BOOT สามตัวที่มีการใช้งานที่จำกัด (อาจขัดแย้งกับการเชื่อมต่ออุปกรณ์ภายนอกในระหว่างการสแกนขอบเขตหรือการบูต)
3. เมื่อใช้ ADC ทั้งสอง ตัว นาฬิกาเคอร์เนลควรจะเหมือนกันสำหรับ ADC ทั้งสอง ตัว และไม่สามารถใช้ตัวปรับสเกล ADC แบบฝังได้
4. นอกจากนี้ยังมีช่องภายใน: – ช่องภายใน ADC1: VREFINT – ช่องภายใน ADC2: อุณหภูมิ ปริมาตรภายในtage อ้างอิง VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4

DS13875 เรฟ 5

17/219
48

รายละเอียด 18/219

STM32MP133C/F

รูปที่ 1 แผนผังบล็อก STM32MP133C/F

ซัพพลายไอซี

@วีดีดีเอ

HSI

AXIM: อินเตอร์คอนเนกต์ Arm 64 บิต AXI (266 MHz) T

@VDDCPU

จีไอซี

T

ซีพียู Cortex-A7 650/1000 MHz + MMU + FPU + NEONT

32K ดอลลาร์

32 ดอลลาร์

CNT (ไทม์เมอร์) T

อีทีเอ็ม

T

2561K2B8LK2B$L+2$SCU T
อะซิงโครนัส

128 บิต

TT

ซีเอสไอ

แอลเอสไอ

ดีบัก timestamp

เครื่องกำเนิดไฟฟ้า TSGEN

T

ดีเอพี
(JTAG/สวด)

ซิสแรม 128KB

รอม 128KB

38

2x ETH MAC สำรอง
10/100/1000(ไม่มี GMII)

FIFO

ทีที

T

BKPSRAM 8KB

T

เอ็นจี

T

กัญชา

16 ข ฟิสิกส์

ดีอาร์ซีทีแอล 58
แอลพีดีDR2/3, DDR3/3L

อะซิงโครนัส

T

คริปโตเคอเรนซี

T

ซาอีเอส

ดีอาร์เอ็มซีอี ที TZC ที

ดีอาร์พีเอชวายซี
T

13

ด.ช

8b QUADSPI (คู่) T

37

16ข

เอฟเอ็มซี

T

ซีอาร์ซี

T

ดีแอลบีเอสดี1

(การควบคุม SDMMC1 DLY)

T

ดีแอลบีเอสดี2

(การควบคุม SDMMC2 DLY)

T

ดีแอลวายบีคิวเอส

(การควบคุม QUADSPI DLY)

ฟิโฟ ฟิโฟ

ดีลี่ ดีลี่

14 8b SDMMC1 ที 14 8b SDMMC2 ที

ฟี

2

ยูเอสบีเอช

2

(โฮสต์ 2xHS)

พีแอลยูเอสบี

FIFO

T

PCA

FIFO

T MDMA 32 ช่อง

แอ็กซิมค์ ทีที

17 16b ติดตามพอร์ต

อีทีแซดพีซี

T

ไอดับบลิวดีจี1

T

@วีแบต

สถาบันบัณฑิตบริหารธุรกิจศศินทร์

T

ฟิวส์ OTP

@วีดีดีเอ

2

RTC/AWU หน่วยงานภาครัฐ

T

12

TAMP / สำรองข้อมูล T

@วีแบต

2

LSE (32kHz XTAL)

T

ระบบกำหนดเวลา STGENC

รุ่น

STGENR

ยูเอสบีฟิค
(ควบคุม USB 2 x PHY)
ไอดับบลิวดีจี2

@วีแบต

@วีดีดีเอ

1

เวเรฟบัฟ

T

4

16b LPTIMM2 ภาษาไทย

T

1

16b LPTIMM3 ภาษาไทย

T

1

16b LPTIMM4 ภาษาไทย

1

16b LPTIMM5 ภาษาไทย

3

พินบูท

SYSCFG

T

8

8b

เอชดีพี

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4 ช่อง DFSDM

บัฟเฟอร์ 10KB CCU

4

เอฟดีแคน1

4

เอฟดีแคน2

ฟิโฟ ฟิโฟ
เอพีบี2 (100 เมกะเฮิรตซ์)

8KB FIFO
เอพีบี5 (100เมกกะเฮิรตซ์)

เอพีบี3 (100 เมกะเฮิรตซ์)

เอพีบี4

AHB2APB แบบอะซิงโครนัส

SRAM1 16KB-T SRAM2 8KB-T SRAM3 8KB-T

เอเอชบี2เอพีบี

ดีเอ็มเอ1
8 ลำธาร
ดีเอ็มเอเอ็มเอ็กซ์1
ดีเอ็มเอ2
8 ลำธาร

ดีเอ็มเอเอ็มเอ็กซ์2

ดีเอ็มเอ3
8 ลำธาร

T

PMB (ตัวตรวจสอบกระบวนการ)
DTS (เซ็นเซอร์วัดอุณหภูมิแบบดิจิตอล)

เล่มที่tagหน่วยงานกำกับดูแลอี

@วีดีดีเอ

การกำกับดูแลการจัดหา

FIFO

FIFO

FIFO

เมทริกซ์ 2×2
เอเอชบี2เอพีบี

AXI 64 บิต

มาสเตอร์ AXI 64 บิต

32 บิต AHB 32 บิต AHB มาสเตอร์

32 บิต APB

การป้องกันความปลอดภัย T TrustZone

เอเอชบี2เอพีบี

เอพีบี2 (100 เมกะเฮิรตซ์)

เอพีบี1 (100 เมกะเฮิรตซ์)
ฟิโฟ ฟิโฟ ฟิโฟ ฟิโฟ ฟิโฟ ฟิโฟ

MLAHB: เมทริกซ์บัส Arm 32 บิตมัลติ-AHB (209 MHz)
เอพีบี6
ฟิโฟ ฟิโฟ ฟิโฟ ฟิโฟ

@วีแบต
T
FIFO

HSE (เอชเอสอี)

2

พ.ล.1/2/3/4

T

อาร์ซีซี

5

ที พีดับบลิวอาร์

9

T

ต่อ

16ส่วนขยาย

176

T

ยูเอสบีโอ

(OTG เอชเอส)

ฟี

2

T

12b ADC1

18

T

12b ADC2

18

T

เกรดเฉลี่ย

16ข

16

T

GPIOB

16ข

16

T

GPIOC

16ข

16

T

GPIOD

16ข

16

T

จีพีไอโออี

16ข

16

T

กบข

16ข

16

T

จีพีโอจี 16บี 16

T

จีพีไอโอเอช

16ข

15

T

จีพีโอไอ

16ข

8

เอเอชบี2เอพีบี

T

USART1

สมาร์ทการ์ด IrDA

5

T

USART2

สมาร์ทการ์ด IrDA

5

T

สปิ4/ไอ2เอส4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

ตัวกรอง ตัวกรอง ตัวกรอง

T

ทิม12

16ข

2

T

ทิม13

16ข

1

T

ทิม14

16ข

1

T

ทิม15

16ข

4

T

ทิม16

16ข

3

T

ทิม17

16ข

3

ทิม2 ทิม3 ทิม4

32ข

5

16ข

5

16ข

5

ทิม5 ทิม6 ทิม7

32ข

5

16ข

16ข

แอลพีทีเอ็ม1 16บี

4

USART3

สมาร์ทการ์ด IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

ฟิลเตอร์ ฟิลเตอร์

I2C1/SMBUS

3

I2C2/SMBUS

3

สปิ2/ไอ2เอส2

5

สปิ3/ไอ2เอส3

5

USART6

สมาร์ทการ์ด IrDA

5

สปิ1/ไอ2เอส1

5

ฟิโฟ ฟิโฟ

ฟิโฟ ฟิโฟ

MSv67509V2

DS13875 เรฟ 5

STM32MP133C/F

3

ทำงานเกินview

ทำงานเกินview

3.1
3.1.1
3.1.2

ระบบย่อย Arm Cortex-A7
คุณสมบัติ
สถาปัตยกรรม ARMv7-A แคชคำสั่ง L32 ขนาด 1 KB แคชข้อมูล L32 ขนาด 1 KB แคชระดับ 128 ขนาด 2 KB ชุดคำสั่ง Arm + Thumb®-2 เทคโนโลยีความปลอดภัย Arm TrustZone SIMD ขั้นสูงของ Arm NEON ส่วนขยาย DSP และ SIMD จุดลอยตัว VFPv4 รองรับการจำลองเสมือนของฮาร์ดแวร์ โมดูลการติดตามแบบฝัง (ETM) ตัวควบคุมการขัดจังหวะแบบทั่วไป (GIC) ที่มีการขัดจังหวะต่อพ่วงที่ใช้ร่วมกัน 160 ครั้ง ตัวจับเวลาแบบทั่วไป (CNT)
เกินview
โปรเซสเซอร์ Cortex-A7 เป็นโปรเซสเซอร์สำหรับแอปพลิเคชันที่ใช้พลังงานอย่างมีประสิทธิภาพ ออกแบบมาเพื่อมอบประสิทธิภาพที่ยอดเยี่ยมในอุปกรณ์สวมใส่ระดับไฮเอนด์ และแอปพลิเคชันสำหรับผู้บริโภคที่ใช้พลังงานต่ำอื่นๆ โดยให้ประสิทธิภาพเธรดเดียวมากกว่า Cortex-A20 ถึง 5% และให้ประสิทธิภาพที่ใกล้เคียงกันกับ Cortex-A9
Cortex-A7 นำเอาคุณลักษณะทั้งหมดของโปรเซสเซอร์ Cortex-A15 และ CortexA17 ประสิทธิภาพสูงมาไว้ด้วยกัน รวมไปถึงการรองรับการจำลองเสมือนในฮาร์ดแวร์ NEON และอินเทอร์เฟซบัส AMBA 128 AXI 4 บิต
โปรเซสเซอร์ Cortex-A7 สร้างขึ้นจาก 8 วินาทีที่ประหยัดพลังงานtage pipeline ของโปรเซสเซอร์ Cortex-A5 ยังได้รับประโยชน์จากแคช L2 แบบบูรณาการที่ออกแบบมาสำหรับพลังงานต่ำ มีเวลาแฝงของธุรกรรมที่ต่ำกว่า และรองรับระบบปฏิบัติการที่ดีขึ้นสำหรับการบำรุงรักษาแคช นอกจากนี้ ยังมีการคาดการณ์สาขาที่ดีขึ้นและประสิทธิภาพระบบหน่วยความจำที่ดีขึ้น โดยมีเส้นทางโหลดสโตร์ 64 บิต บัส AMBA 128 AXI 4 บิต และขนาด TLB ที่เพิ่มขึ้น (256 รายการ เพิ่มขึ้นจาก 128 รายการสำหรับ Cortex-A9 และ Cortex-A5) เพิ่มประสิทธิภาพสำหรับเวิร์กโหลดขนาดใหญ่ เช่น web เรียกดู
เทคโนโลยี Thumb-2
มอบประสิทธิภาพสูงสุดของโค้ด Arm แบบดั้งเดิมพร้อมทั้งลดความต้องการหน่วยความจำสำหรับการจัดเก็บคำสั่งได้มากถึง 30%
เทคโนโลยี TrustZone
รับประกันการใช้งานแอปพลิเคชั่นด้านความปลอดภัยที่เชื่อถือได้ ตั้งแต่การจัดการสิทธิ์ดิจิทัลไปจนถึงการชำระเงินทางอิเล็กทรอนิกส์ การสนับสนุนอย่างกว้างขวางจากพันธมิตรด้านเทคโนโลยีและอุตสาหกรรม

DS13875 เรฟ 5

19/219
48

ทำงานเกินview

STM32MP133C/F

นีออน
เทคโนโลยี NEON สามารถเร่งความเร็วให้กับอัลกอริทึมการประมวลผลมัลติมีเดียและสัญญาณ เช่น การเข้ารหัส/ถอดรหัสวิดีโอ กราฟิก 2D/3D การเล่นเกม การประมวลผลเสียงและการพูด การประมวลผลภาพ โทรศัพท์ และการสังเคราะห์เสียง Cortex-A7 นำเสนอกลไกที่ให้ทั้งประสิทธิภาพและฟังก์ชันการทำงานของหน่วยจุดลอยตัว (FPU) Cortex-A7 และการนำชุดคำสั่ง SIMD ขั้นสูงของ NEON มาใช้เพื่อเพิ่มความเร็วให้กับฟังก์ชันการประมวลผลสื่อและสัญญาณ NEON ขยาย FPU ของโปรเซสเซอร์ Cortex-A7 เพื่อให้มี Quad-MAC และชุดรีจิสเตอร์ 64 บิตและ 128 บิตเพิ่มเติมที่รองรับชุดการดำเนินการ SIMD ที่หลากหลายบนปริมาณข้อมูลจุดลอยตัว 8, 16 และ 32 บิตและ 32 บิต
การจำลองเสมือนฮาร์ดแวร์
การสนับสนุนฮาร์ดแวร์ที่มีประสิทธิภาพสูงสำหรับการจัดการข้อมูลและการอนุญาโตตุลาการ โดยที่สภาพแวดล้อมซอฟต์แวร์และแอปพลิเคชันต่างๆ สามารถเข้าถึงความสามารถของระบบได้พร้อมกัน ทำให้สามารถสร้างอุปกรณ์ที่มีความทนทานได้ โดยมีสภาพแวดล้อมเสมือนที่แยกจากกันอย่างดี
แคช L1 ที่ได้รับการเพิ่มประสิทธิภาพ
แคช L1 ที่ได้รับการเพิ่มประสิทธิภาพด้านประสิทธิภาพและพลังงานนั้นรวมเอาเทคนิคเวลาในการเข้าถึงที่น้อยที่สุดเพื่อเพิ่มประสิทธิภาพสูงสุดและลดการใช้พลังงานให้เหลือน้อยที่สุด
ตัวควบคุมแคช L2 แบบรวม
ให้การเข้าถึงหน่วยความจำแคชที่มีความหน่วงต่ำและแบนด์วิดท์สูงในความถี่สูงหรือเพื่อลดการใช้พลังงานที่เกี่ยวข้องกับการเข้าถึงหน่วยความจำนอกชิป
หน่วยจุดลอยตัว Cortex-A7 (FPU)
FPU นำเสนอคำสั่งจุดลอยตัวแบบความแม่นยำเดี่ยวและคู่ประสิทธิภาพสูงที่เข้ากันได้กับสถาปัตยกรรม Arm VFPv4 ซึ่งมีซอฟต์แวร์ที่เข้ากันได้กับโคโปรเซสเซอร์จุดลอยตัวของ Arm รุ่นก่อนหน้า
หน่วยควบคุมสนูป (SCU)
SCU มีหน้าที่รับผิดชอบในการจัดการการเชื่อมต่อ การตัดสิน การสื่อสาร แคชถึงแคช และการถ่ายโอนหน่วยความจำระบบ ความสอดคล้องของแคช และความสามารถอื่นๆ สำหรับโปรเซสเซอร์
ความสอดคล้องของระบบนี้ยังช่วยลดความซับซ้อนของซอฟต์แวร์ที่เกี่ยวข้องกับการรักษาความสอดคล้องของซอฟต์แวร์ภายในไดรเวอร์ระบบปฏิบัติการแต่ละตัว
ตัวควบคุมการขัดจังหวะทั่วไป (GIC)
ด้วยการใช้งานตัวควบคุมการขัดจังหวะแบบมาตรฐานและสถาปัตยกรรม GIC จึงมอบวิธีการที่หลากหลายและยืดหยุ่นสำหรับการสื่อสารระหว่างโปรเซสเซอร์ และการกำหนดเส้นทางและการกำหนดลำดับความสำคัญของการขัดจังหวะระบบ
รองรับการขัดจังหวะอิสระสูงสุด 192 ครั้งภายใต้การควบคุมของซอฟต์แวร์ ฮาร์ดแวร์ที่มีความสำคัญ และการกำหนดเส้นทางระหว่างระบบปฏิบัติการและเลเยอร์การจัดการซอฟต์แวร์ TrustZone
ความยืดหยุ่นในการกำหนดเส้นทางนี้และการสนับสนุนสำหรับการจำลองเสมือนของการขัดจังหวะในระบบปฏิบัติการนั้นเป็นหนึ่งในคุณลักษณะหลักที่จำเป็นต่อการเพิ่มขีดความสามารถของโซลูชันที่ใช้ไฮเปอร์ไวเซอร์

20/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.2
3.2.1
3.2.2

ความทรงจำ
SDRAM ภายนอก
อุปกรณ์ STM32MP133C/F ฝังตัวควบคุมสำหรับ SDRAM ภายนอกที่รองรับสิ่งต่อไปนี้: · LPDDR2 หรือ LPDDR3 ข้อมูล 16 บิต สูงสุด 1 Gbyte ความเร็วสัญญาณนาฬิกาสูงสุด 533 MHz · DDR3 หรือ DDR3L ข้อมูล 16 บิต สูงสุด 1 Gbyte ความเร็วสัญญาณนาฬิกาสูงสุด 533 MHz
SRAM แบบฝัง
อุปกรณ์ทั้งหมดมีคุณสมบัติดังนี้: · SYSRAM: 128 Kbytes (พร้อมโซนความปลอดภัยขนาดที่ตั้งโปรแกรมได้) · AHB SRAM: 32 Kbytes (ปลอดภัย) · BKPSRAM (SRAM สำรอง): 8 Kbytes
เนื้อหาของพื้นที่นี้ได้รับการปกป้องจากการเข้าถึงการเขียนที่ไม่พึงประสงค์ และสามารถเก็บไว้ในโหมดสแตนด์บายหรือ VBAT ได้ BKPSRAM สามารถกำหนดได้ (ใน ETZPC) ให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น

3.3

ตัวควบคุม DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL รวมกับ DDRPHYC มอบโซลูชันอินเทอร์เฟซหน่วยความจำที่ครบครันสำหรับระบบย่อยหน่วยความจำ DDR · อินเทอร์เฟซพอร์ต AMBA 64 AXI 4 บิต (XPI) หนึ่งพอร์ต · คล็อก AXI แบบอะซิงโครนัสกับตัวควบคุม · เอ็นจิ้นไซเฟอร์หน่วยความจำ DDR (DDRMCE) ที่มีคุณลักษณะการเขียนแบบออนเดอะฟลาย DDR AES-128
การเข้ารหัส/การอ่านถอดรหัส · มาตรฐานที่รองรับ:
ข้อมูลจำเพาะ JEDEC DDR3 SDRAM, JESD79-3E สำหรับ DDR3/3L พร้อมอินเทอร์เฟซ 16 บิต
ข้อมูลจำเพาะ JEDEC LPDDR2 SDRAM, JESD209-2E สำหรับ LPDDR2 ที่มีอินเทอร์เฟซ 16 บิต
ข้อมูลจำเพาะ JEDEC LPDDR3 SDRAM, JESD209-3B สำหรับ LPDDR3 ที่มีอินเทอร์เฟซ 16 บิต
· ตัวกำหนดตารางเวลาขั้นสูงและเครื่องกำเนิดคำสั่ง SDRAM · ความกว้างข้อมูลแบบเต็มที่สามารถตั้งโปรแกรมได้ (16 บิต) หรือครึ่งหนึ่งของความกว้างข้อมูล (8 บิต) · รองรับ QoS ขั้นสูงด้วยคลาสการรับส่งข้อมูลสามคลาสในการอ่านและคลาสการรับส่งข้อมูลสองคลาสในการเขียน · ตัวเลือกเพื่อหลีกเลี่ยงการขาดการรับส่งข้อมูลที่มีลำดับความสำคัญต่ำกว่า · รับประกันความสอดคล้องสำหรับการเขียนหลังจากอ่าน (WAR) และการอ่านหลังจากเขียน (RAW)
พอร์ต AXI · รองรับการตั้งโปรแกรมสำหรับตัวเลือกความยาวข้อมูลแบบต่อเนื่อง (4, 8, 16) · รวมการเขียนเพื่อให้สามารถรวมการเขียนหลาย ๆ ครั้งไปยังที่อยู่เดียวกันเข้าเป็นหนึ่งเดียว
เขียนเดี่ยว · การกำหนดค่าอันดับเดี่ยว

DS13875 เรฟ 5

21/219
48

ทำงานเกินview

STM32MP133C/F

· รองรับการเข้าและออกจากระบบ SDRAM อัตโนมัติเนื่องจากการขาดการมาถึงของธุรกรรมสำหรับเวลาที่ตั้งโปรแกรมได้
· รองรับการเข้าและออกของการหยุดนาฬิกาอัตโนมัติ (LPDDR2/3) ที่เกิดจากการไม่มีธุรกรรมมาถึง
· รองรับการทำงานในโหมดพลังงานต่ำอัตโนมัติที่เกิดจากการขาดการมาถึงของธุรกรรมสำหรับเวลาที่ตั้งโปรแกรมได้ผ่านอินเทอร์เฟซพลังงานต่ำของฮาร์ดแวร์
· นโยบายการเพจแบบตั้งโปรแกรมได้ · รองรับการเข้าและออกการรีเฟรชตัวเองแบบอัตโนมัติหรือภายใต้การควบคุมซอฟต์แวร์ · รองรับการเข้าและออกการปิดเครื่องแบบลึกภายใต้การควบคุมซอฟต์แวร์ (LPDDR2 และ
LPDDR3) · รองรับการอัปเดตรีจิสเตอร์โหมด SDRAM อย่างชัดเจนภายใต้การควบคุมซอฟต์แวร์ · ตรรกะการแม็ปเปอร์ที่อยู่ที่ยืดหยุ่นเพื่อให้สามารถแม็ปแถว คอลัมน์ เฉพาะแอปพลิเคชันได้
บิตธนาคาร · ตัวเลือกการควบคุมการรีเฟรชที่ผู้ใช้เลือกได้ · บล็อกที่เกี่ยวข้องกับ DDRPERFM เพื่อช่วยในการตรวจสอบและปรับแต่งประสิทธิภาพ
DDRCTRL และ DDRPHYC สามารถกำหนดได้ (ใน ETZPC) ให้สามารถเข้าถึงได้โดยซอฟต์แวร์ที่ปลอดภัยเท่านั้น
คุณสมบัติหลักของ DDRMCE (DDR memory cypher engine) มีดังต่อไปนี้: · อินเทอร์เฟซมาสเตอร์/สเลฟของบัสระบบ AXI (64 บิต) · การเข้ารหัสแบบอินไลน์ (สำหรับการเขียน) และการถอดรหัส (สำหรับการอ่าน) โดยอาศัยไฟร์วอลล์แบบฝัง
การเขียนโปรแกรม · โหมดการเข้ารหัสสองโหมดต่อภูมิภาค (สูงสุดหนึ่งภูมิภาค): ไม่มีการเข้ารหัส (โหมดบายพาส)
โหมดการเข้ารหัสแบบบล็อก · จุดเริ่มต้นและจุดสิ้นสุดของภูมิภาคที่กำหนดด้วยความละเอียด 64 กิโลไบต์ · การกรองเริ่มต้น (ภูมิภาค 0): การเข้าถึงใดๆ ที่ได้รับ · การกรองการเข้าถึงภูมิภาค: ไม่มี
รหัสบล็อกที่รองรับ: AES โหมดการเชื่อมโยงที่รองรับ · โหมดบล็อกที่มีรหัส AES เข้ากันได้กับโหมด ECB ที่ระบุในมาตรฐานการเข้ารหัสขั้นสูง NIST FIPS ฉบับที่ 197 (AES) โดยมีฟังก์ชันการอนุมานคีย์ที่เกี่ยวข้องตามอัลกอริทึม Keccak-400 ที่เผยแพร่บน https://keccak.team webไซต์ · ชุดรีจิสเตอร์มาสเตอร์คีย์แบบเขียนอย่างเดียวและล็อกได้หนึ่งชุด · พอร์ตการกำหนดค่า AHB รับรู้สิทธิพิเศษ

22/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.4

ตัวควบคุมพื้นที่ที่อยู่ TrustZone สำหรับ DDR (TZC)

TZC ใช้เพื่อกรองการเข้าถึงการอ่าน/การเขียนไปยังตัวควบคุม DDR ตามสิทธิ์ TrustZone และตามมาสเตอร์ที่ไม่ปลอดภัย (NSAID) ในภูมิภาคที่ตั้งโปรแกรมได้สูงสุดเก้าภูมิภาค: · การกำหนดค่าที่รองรับโดยซอฟต์แวร์ที่เชื่อถือได้เท่านั้น · หน่วยตัวกรองหนึ่งหน่วย · เก้าภูมิภาค:
ภูมิภาค 0 จะถูกเปิดใช้งานอยู่เสมอและครอบคลุมช่วงที่อยู่ทั้งหมด ภูมิภาค 1 ถึง 8 มีที่อยู่ฐาน/ปลายทางที่ตั้งโปรแกรมได้และสามารถกำหนดได้
ตัวกรองใดตัวกรองหนึ่งหรือทั้งสองตัวกรอง · สิทธิ์การเข้าถึงที่ปลอดภัยและไม่ปลอดภัยที่ตั้งค่าโปรแกรมไว้ในแต่ละภูมิภาค · การเข้าถึงที่ไม่ปลอดภัยที่กรองตาม NSAID · ภูมิภาคที่ควบคุมด้วยตัวกรองเดียวกันจะต้องไม่ทับซ้อนกัน · โหมดล้มเหลวที่มีข้อผิดพลาดและ/หรือการขัดจังหวะ · ความสามารถในการยอมรับ = 256 · ตรรกะของผู้ดูแลเกตเพื่อเปิดใช้งานและปิดใช้งานตัวกรองแต่ละรายการ · การเข้าถึงที่คาดเดา

DS13875 เรฟ 5

23/219
48

ทำงานเกินview

STM32MP133C/F

3.5

โหมดการบูต

เมื่อเริ่มต้นใช้งาน แหล่งบูตที่ใช้โดย ROM บูตภายในจะถูกเลือกโดยพิน BOOT และไบต์ OTP

ตารางที่ 2 โหมดการบูต

BOOT2 BOOT1 BOOT0 โหมดการบูตเริ่มต้น

ความคิดเห็น

รอการเชื่อมต่อขาเข้า:

0

0

0

UART และ USB(1)

USART3/6 และ UART4/5/7/8 บนพินเริ่มต้น

อุปกรณ์ USB ความเร็วสูงบนพิน OTG_HS_DP/DM (2)

0

0

1 แฟลช NOR แบบอนุกรม (3) แฟลช NOR แบบอนุกรมบน QUADSPI (5)

0

1

0

อี·เอ็มซี(3)

e·MMC บน SDMMC2 (ค่าเริ่มต้น)(5)(6)

0

1

1

แฟลช NAND(3)

แฟลช SLC NAND บน FMC

1

0

0

บูตการพัฒนา (ไม่มีการบูตหน่วยความจำแฟลช)

ใช้เพื่อเข้าถึงการดีบักโดยไม่ต้องบูตจากหน่วยความจำแฟลช (4)

1

0

1

การ์ด SD(3)

การ์ด SD บน SDMMC1 (ค่าเริ่มต้น) (5) (6)

รอการเชื่อมต่อขาเข้า:

1

1

0 UART และ USB(1)(3) USART3/6 และ UART4/5/7/8 บนพินเริ่มต้น

อุปกรณ์ USB ความเร็วสูงบนพิน OTG_HS_DP/DM (2)

1

1

1 แฟลช NAND แบบอนุกรม (3) แฟลช NAND แบบอนุกรมบน QUADSPI (5)

1. สามารถปิดใช้งานได้โดยการตั้งค่า OTP 2. USB ต้องใช้ HSE clock/crystal (ดู AN5474 สำหรับความถี่ที่รองรับทั้งที่มีและไม่มีการตั้งค่า OTP) 3. สามารถเปลี่ยนแหล่งบูตได้โดยการตั้งค่า OTP (เช่นampการบูตครั้งแรกบนการ์ด SD จากนั้นจึงใช้ e·MMC พร้อมการตั้งค่า OTP) 4. แกน Cortex®-A7 ในการสลับลูปอินฟินิตี้ PA13 5. พินเริ่มต้นสามารถเปลี่ยนแปลงได้โดยใช้ OTP 6. หรืออีกวิธีหนึ่งคือ สามารถเลือกอินเทอร์เฟซ SDMMC อื่นนอกเหนือจากค่าเริ่มต้นนี้ได้โดยใช้ OTP

แม้ว่าการบูตระดับต่ำจะทำโดยใช้สัญญาณนาฬิกาภายใน แต่แพ็คเกจซอฟต์แวร์ที่ ST จัดหาให้ รวมถึงอินเทอร์เฟซภายนอกหลักๆ เช่น DDR, USB (แต่ไม่จำกัดเพียงเท่านั้น) ต้องใช้คริสตัลหรือออสซิลเลเตอร์ภายนอกเพื่อเชื่อมต่อบนพิน HSE
ดู RM0475 “MPU 32 บิตขั้นสูงที่ใช้ Arm® บน STM13MP32xx” หรือ AN5474 “การเริ่มต้นใช้งานการพัฒนาฮาร์ดแวร์ไลน์ STM32MP13xx” สำหรับข้อจำกัดและคำแนะนำเกี่ยวกับการเชื่อมต่อพิน HSE และความถี่ที่รองรับ

24/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.6

การจัดการแหล่งจ่ายไฟ

3.6.1
คำเตือน:

รูปแบบแหล่งจ่ายไฟ
· VDD เป็นแหล่งจ่ายไฟหลักสำหรับ I/O และชิ้นส่วนภายในที่จ่ายไฟให้ขณะอยู่ในโหมดสแตนด์บาย มีประโยชน์tagช่วงแรงดันไฟฟ้าคือ 1.71 V ถึง 3.6 V (ทั่วไป 1.8 V, 2.5 V, 3.0 V หรือ 3.3 V)
VDD_PLL และ VDD_ANA ต้องเชื่อมต่อแบบดาวกับ VDD · VDDCPU เป็น CPU Cortex-A7 ที่ทุ่มเทให้กับวอลุ่มtagอีอุปทานซึ่งมีมูลค่าขึ้นอยู่กับ
ความถี่ CPU ที่ต้องการ 1.22 V ถึง 1.38 V ในโหมดการทำงาน VDD จะต้องมีอยู่ก่อน VDDCPU · VDDCORE เป็นโวลุ่มดิจิตอลหลักtage และมักจะปิดเครื่องขณะอยู่ในโหมดสแตนด์บายtagช่วง e คือ 1.21 V ถึง 1.29 V ในโหมดการทำงาน ต้องมี VDD ก่อน VDDCORE · สามารถเชื่อมต่อพิน VBAT เข้ากับแบตเตอรี่ภายนอกได้ (1.6 V < VBAT < 3.6 V) หากไม่มีการใช้แบตเตอรี่ภายนอก พินนี้จะต้องเชื่อมต่อกับ VDD · VDDA เป็นอนาล็อก (ADC/VREF) จ่ายแรงดันไฟtage (1.62 V ถึง 3.6 V) การใช้ VREF+ ภายในต้องใช้ VDDA เท่ากับหรือสูงกว่า VREF+ + 0.3 V · พิน VDDA1V8_REG เป็นเอาต์พุตของตัวควบคุมภายในซึ่งเชื่อมต่อภายในกับ USB PHY และ USB PLL ตัวควบคุมภายใน VDDA1V8_REG จะเปิดใช้งานตามค่าเริ่มต้นและสามารถควบคุมด้วยซอฟต์แวร์ได้ โดยจะปิดเครื่องเสมอในระหว่างโหมดสแตนด์บาย
ห้ามปล่อยให้พิน BYPASS_REG1V8 ลอยอยู่โดยเด็ดขาด จะต้องเชื่อมต่อกับ VSS หรือ VDD เพื่อเปิดใช้งานหรือปิดใช้งานโวลุ่มtagตัวควบคุมแรงดันไฟฟ้า เมื่อ VDD = 1.8 V ควรตั้งค่า BYPASS_REG1V8 · พิน VDDA1V1_REG คือเอาต์พุตของตัวควบคุมแรงดันไฟฟ้าภายในที่เชื่อมต่อภายในกับ USB PHY ตัวควบคุมแรงดันไฟฟ้า VDDA1V1_REG ภายในเปิดใช้งานตามค่าเริ่มต้นและสามารถควบคุมด้วยซอฟต์แวร์ได้ ตัวควบคุมจะปิดลงเสมอในระหว่างโหมดสแตนด์บาย
· VDD3V3_USBHS คือแหล่งจ่ายไฟ USB ความเร็วสูง Voltagช่วง e คือ 3.07 V ถึง 3.6 V
ต้องไม่มี VDD3V3_USBHS เว้นแต่จะมี VDDA1V8_REG มิฉะนั้น STM32MP133C/F อาจได้รับความเสียหายถาวรได้ ต้องดำเนินการตามลำดับชั้นของ PMIC หรือด้วยส่วนประกอบภายนอกในกรณีที่ใช้แหล่งจ่ายไฟแยกส่วนประกอบ
· VDDSD1 และ VDDSD2 คือแหล่งจ่ายไฟการ์ด SD SDMMC1 และ SDMMC2 ตามลำดับ เพื่อรองรับโหมดความเร็วสูงพิเศษ
· VDDQ_DDR คือแหล่งจ่ายไฟ DDR IO 1.425 V ถึง 1.575 V เพื่อเชื่อมต่อหน่วยความจำ DDR3 (โดยทั่วไปคือ 1.5 V)
1.283 V ถึง 1.45 V สำหรับเชื่อมต่อหน่วยความจำ DDR3L (ทั่วไป 1.35 V)
1.14 V ถึง 1.3 V สำหรับเชื่อมต่อหน่วยความจำ LPDDR2 หรือ LPDDR3 (โดยทั่วไปคือ 1.2 V)
ในระหว่างช่วงเปิดเครื่องและปิดเครื่อง จะต้องปฏิบัติตามข้อกำหนดลำดับการจ่ายไฟต่อไปนี้:
· เมื่อ VDD ต่ำกว่า 1 V แหล่งจ่ายไฟอื่นๆ (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) จะต้องอยู่ต่ำกว่า VDD + 300 mV
· เมื่อ VDD สูงกว่า 1 V แหล่งจ่ายไฟทั้งหมดจะแยกอิสระกัน
ในระหว่างเฟสปิดเครื่อง VDD อาจลดลงชั่วคราวต่ำกว่าแหล่งจ่ายอื่นๆ ได้ก็ต่อเมื่อพลังงานที่จ่ายให้กับ STM32MP133C/F ยังคงต่ำกว่า 1 mJ ซึ่งจะทำให้ตัวเก็บประจุแบบแยกส่วนภายนอกสามารถคายประจุด้วยค่าคงที่เวลาที่แตกต่างกันในระหว่างเฟสปิดเครื่องชั่วคราว

DS13875 เรฟ 5

25/219
48

ทำงานเกินview
วี 3.6
วีบอร์0

รูปที่ 2 ลำดับการเปิด/ปิดเครื่อง

STM32MP133C/F

วีดีดีเอ็กซ์(1) วีดีดี

3.6.2
หมายเหตุ : 26/219

0.3

เปิดเครื่อง

โหมดการทำงาน

อำนาจลง

เวลา

พื้นที่จัดหาไม่ถูกต้อง

VDDX < VDD + 300 มิลลิโวลต์

VDDX อิสระจาก VDD

MSv47490V1

1. VDDX หมายถึงแหล่งจ่ายไฟระหว่าง VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR

หัวหน้างานควบคุมการจ่ายไฟ

อุปกรณ์มีวงจรรีเซ็ตเปิดเครื่อง (POR) / รีเซ็ตปิดเครื่อง (PDR) แบบบูรณาการ ร่วมกับวงจรรีเซ็ตเมื่อไฟดับ (BOR):
· การรีเซ็ตเมื่อเปิดเครื่อง (POR)
หัวหน้างาน POR จะตรวจสอบแหล่งจ่ายไฟ VDD และเปรียบเทียบกับเกณฑ์คงที่ อุปกรณ์จะยังคงอยู่ในโหมดรีเซ็ตเมื่อ VDD ต่ำกว่าเกณฑ์นี้ · รีเซ็ตการปิดเครื่อง (PDR)
หัวหน้างาน PDR จะตรวจสอบแหล่งจ่ายไฟ VDD ระบบจะรีเซ็ตเมื่อ VDD ลดลงต่ำกว่าเกณฑ์ที่กำหนด
· การรีเซ็ตไฟดับ (BOR)
ผู้ดูแลระบบ BOR จะตรวจสอบแหล่งจ่ายไฟ VDD สามารถกำหนดค่าเกณฑ์ BOR ได้สามระดับ (ตั้งแต่ 2.1 ถึง 2.7 V) โดยใช้ไบต์ตัวเลือก ระบบจะรีเซ็ตเมื่อ VDD ลดลงต่ำกว่าเกณฑ์นี้
· รีเซ็ต VDDCORE เมื่อเปิดเครื่อง (POR_VDDCORE) ซูเปอร์ไวเซอร์ POR_VDDCORE จะตรวจสอบแหล่งจ่ายไฟ VDDCORE และเปรียบเทียบกับเกณฑ์คงที่ โดเมน VDDCORE จะยังคงอยู่ในโหมดรีเซ็ตเมื่อ VDDCORE ต่ำกว่าเกณฑ์นี้
· รีเซ็ตการปิดเครื่อง VDDCORE (PDR_VDDCORE) ซูเปอร์ไวเซอร์ PDR_VDDCORE จะตรวจสอบแหล่งจ่ายไฟ VDDCORE การรีเซ็ตโดเมน VDDCORE จะเกิดขึ้นเมื่อ VDDCORE ลดลงต่ำกว่าเกณฑ์คงที่
· VDDCPU เมื่อเปิดเครื่องและรีเซ็ต (POR_VDDCPU) ซูเปอร์ไวเซอร์ POR_VDDCPU จะตรวจสอบแหล่งจ่ายไฟของ VDDCPU และเปรียบเทียบกับเกณฑ์คงที่ โดเมน VDDCPU จะยังคงอยู่ในโหมดรีเซ็ตเมื่อ VDDCORE ต่ำกว่าเกณฑ์นี้
พิน PDR_ON ถูกสงวนไว้สำหรับการทดสอบการผลิตของ STMicroelectronics และจะต้องเชื่อมต่อกับ VDD ในแอปพลิเคชันอยู่เสมอ

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.7

กลยุทธ์พลังงานต่ำ

มีหลายวิธีในการลดการใช้พลังงานบน STM32MP133C/F: · ลดการใช้พลังงานแบบไดนามิกโดยลดความเร็วของสัญญาณนาฬิกา CPU และ/หรือ
คล็อกเมทริกซ์บัสและ/หรือควบคุมคล็อกอุปกรณ์ต่อพ่วงแต่ละชิ้น · ประหยัดพลังงานเมื่อ CPU อยู่ในสถานะว่าง โดยเลือกจากค่าต่ำที่พร้อมใช้งาน
โหมดพลังงานตามความต้องการของแอปพลิเคชันของผู้ใช้ ซึ่งช่วยให้สามารถประนีประนอมระหว่างเวลาเริ่มต้นระบบที่สั้น การใช้พลังงานต่ำ และแหล่งปลุกระบบที่มีอยู่ได้ดีที่สุด · ใช้ DVFS (ไดนามิกโวลุ่มtagจุดปฏิบัติการ e และการปรับขนาดความถี่ที่ควบคุมความถี่สัญญาณนาฬิกา CPU โดยตรง รวมถึงแหล่งจ่ายเอาต์พุต VDDCPU
โหมดการทำงานช่วยให้สามารถควบคุมการกระจายสัญญาณนาฬิกาไปยังส่วนต่างๆ ของระบบและพลังงานของระบบได้ โหมดการทำงานของระบบนั้นควบคุมโดยระบบย่อย MPU
โหมดพลังงานต่ำของระบบย่อย MPU มีดังต่อไปนี้: · CSleep: สัญญาณนาฬิกา CPU หยุดทำงานและสัญญาณนาฬิกาอุปกรณ์ต่อพ่วงทำงานตามปกติ
ตั้งค่าไว้ก่อนหน้านี้ใน RCC (ตัวควบคุมการรีเซ็ตและนาฬิกา) · CStop: นาฬิกาอุปกรณ์ต่อพ่วง CPU หยุดทำงาน · CStandby: VDDCPU ปิด
CPU จะเข้าสู่โหมดพลังงานต่ำ CSleep และ CStop เมื่อดำเนินการคำสั่ง WFI (รอการขัดจังหวะ) หรือ WFE (รอเหตุการณ์)
โหมดการทำงานของระบบที่มีให้เลือกใช้มีดังต่อไปนี้: · รัน (ระบบทำงานเต็มประสิทธิภาพ VDDCORE, VDDCPU และนาฬิกาเปิดอยู่) · หยุด (นาฬิกาปิดอยู่) · หยุด LP (นาฬิกาปิดอยู่) · หยุด LPLV (นาฬิกาปิดอยู่ ระดับการจ่ายไฟของ VDDCORE และ VDDCPU อาจลดลง) · LPLV-Stop2 (VDDCPU ปิดอยู่ VDDCORE ลดลง และนาฬิกาปิดอยู่) · สแตนด์บาย (VDDCPU, VDDCORE และนาฬิกาปิดอยู่)

ตารางที่ 3 โหมดพลังงานของระบบเทียบกับ CPU

โหมดพลังงานระบบ

ซีพียู

โหมดวิ่ง

CRun หรือ CSleep

โหมดหยุด โหมด LP-Stop โหมด LPLV-Stop โหมด LPLV-Stop2
โหมดสแตนด์บาย

CStop หรือ CStandby CStandby

3.8

ตัวควบคุมการรีเซ็ตและนาฬิกา (RCC)

ตัวควบคุมนาฬิกาและการรีเซ็ตจะจัดการการสร้างนาฬิกาทั้งหมด รวมถึงการควบคุมเกตนาฬิกา และการควบคุมการรีเซ็ตระบบและอุปกรณ์ต่อพ่วง RCC ให้ความยืดหยุ่นสูงในการเลือกแหล่งสัญญาณนาฬิกาและอนุญาตให้ใช้อัตราส่วนสัญญาณนาฬิกาเพื่อปรับปรุงการใช้พลังงาน นอกจากนี้ ในอุปกรณ์ต่อพ่วงการสื่อสารบางประเภทที่สามารถทำงานร่วมกับ

DS13875 เรฟ 5

27/219
48

ทำงานเกินview

STM32MP133C/F

3.8.1 3.8.2

โดเมนนาฬิกาสองแบบที่แตกต่างกัน (ไม่ว่าจะเป็นนาฬิกาอินเทอร์เฟซบัสหรือนาฬิกาต่อพ่วงเคอร์เนล) ความถี่ของระบบสามารถเปลี่ยนแปลงได้โดยไม่ต้องแก้ไขบอดเรต
การจัดการนาฬิกา
อุปกรณ์มีออสซิลเลเตอร์ภายใน 4 ตัวฝังไว้, ออสซิลเลเตอร์ 2 ตัวพร้อมคริสตัลหรือเรโซเนเตอร์ภายนอก, ออสซิลเลเตอร์ภายใน 3 ตัวพร้อมเวลาเริ่มทำงานที่รวดเร็ว และ PLL 4 ตัว
RCC รับอินพุตแหล่งสัญญาณนาฬิกาต่อไปนี้: · ออสซิลเลเตอร์ภายใน:
นาฬิกา HSI 64 MHz (ความแม่นยำ 1%) นาฬิกา CSI 4 MHz นาฬิกา LSI 32 kHz · ออสซิลเลเตอร์ภายนอก: นาฬิกา HSE 8-48 MHz นาฬิกา LSE 32.768 kHz
RCC มี PLL สี่ตัว: · PLL1 ที่ใช้ควบคุมการทำงานของ CPU · PLL2 ที่ใช้ควบคุม:
สัญญาณนาฬิกาสำหรับ AXI-SS (รวมถึงบริดจ์ APB4, APB5, AHB5 และ AHB6) สัญญาณนาฬิกาสำหรับอินเทอร์เฟซ DDR · PLL3 ให้สัญญาณนาฬิกาสำหรับ AHB หลายชั้นและเมทริกซ์บัสต่อพ่วง (รวมถึง APB1,
APB2, APB3, APB6, AHB1, AHB2 และ AHB4) คล็อกเคอร์เนลสำหรับอุปกรณ์ต่อพ่วง · PLL4 ทุ่มเทให้กับการสร้างคล็อกเคอร์เนลสำหรับอุปกรณ์ต่อพ่วงต่างๆ
ระบบจะเริ่มต้นที่นาฬิกา HSI จากนั้นแอปพลิเคชันของผู้ใช้สามารถเลือกการกำหนดค่านาฬิกาได้
แหล่งที่มาของการรีเซ็ตระบบ
การรีเซ็ตเมื่อเปิดเครื่องจะเริ่มต้นการทำงานของรีจิสเตอร์ทั้งหมด ยกเว้นการดีบัก ส่วนหนึ่งของ RCC ส่วนหนึ่งของ RTC และรีจิสเตอร์สถานะตัวควบคุมพลังงาน รวมทั้งโดเมนพลังงานสำรอง
การรีเซ็ตแอปพลิเคชันจะสร้างขึ้นจากแหล่งใดแหล่งหนึ่งต่อไปนี้: · การรีเซ็ตจากแพด NRST · การรีเซ็ตจากสัญญาณ POR และ PDR (โดยทั่วไปเรียกว่าการรีเซ็ตเมื่อเปิดเครื่อง) · การรีเซ็ตจาก BOR (โดยทั่วไปเรียกว่าไฟตก) · การรีเซ็ตจากวอทช์ด็อกอิสระ 1 · การรีเซ็ตจากวอทช์ด็อกอิสระ 2 · การรีเซ็ตระบบซอฟต์แวร์จาก Cortex-A7 (CPU) · ความล้มเหลวใน HSE เมื่อคุณสมบัติระบบรักษาความปลอดภัยนาฬิกาถูกเปิดใช้งาน
การรีเซ็ตระบบจะสร้างขึ้นจากแหล่งใดแหล่งหนึ่งต่อไปนี้: · การรีเซ็ตแอปพลิเคชัน · การรีเซ็ตจากสัญญาณ POR_VDDCORE · ทางออกจากโหมดสแตนด์บายสู่โหมดเรียกใช้งาน

28/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

การรีเซ็ตโปรเซสเซอร์ MPU ถูกสร้างขึ้นจากแหล่งใดแหล่งหนึ่งต่อไปนี้: · การรีเซ็ตระบบ · ทุกครั้งที่ MPU ออกจาก CStandby · การรีเซ็ต MPU ด้วยซอฟต์แวร์จาก Cortex-A7 (CPU)

3.9

อินพุต/เอาต์พุตเอนกประสงค์ (GPIO)

พิน GPIO แต่ละพินสามารถกำหนดค่าด้วยซอฟต์แวร์เป็นเอาต์พุต (แบบพุช-พูลหรือโอเพนเดรน พร้อมหรือไม่มีแบบพูลอัพหรือพูลดาวน์) เป็นอินพุต (พร้อมหรือไม่มีแบบพูลอัพหรือพูลดาวน์) หรือเป็นฟังก์ชันทางเลือกรอบข้าง พิน GPIO ส่วนใหญ่ใช้ร่วมกับฟังก์ชันทางเลือกแบบดิจิทัลหรืออนาล็อก GPIO ทั้งหมดรองรับกระแสไฟสูงได้และสามารถเลือกความเร็วได้เพื่อจัดการสัญญาณรบกวนภายใน การใช้พลังงาน และการปล่อยคลื่นแม่เหล็กไฟฟ้าได้ดีขึ้น
หลังจากรีเซ็ต GPIO ทั้งหมดจะอยู่ในโหมดอะนาล็อกเพื่อลดการใช้พลังงาน
สามารถล็อคการกำหนดค่า I/O ได้หากจำเป็นโดยทำตามลำดับที่กำหนดเพื่อหลีกเลี่ยงการเขียนที่ไม่ถูกต้องลงในรีจิสเตอร์ I/O
สามารถตั้งค่าพิน GPIO ทั้งหมดให้ปลอดภัยได้ทีละตัว ซึ่งหมายความว่าการเข้าถึงซอฟต์แวร์ไปยัง GPIO เหล่านี้และอุปกรณ์ต่อพ่วงที่เกี่ยวข้องซึ่งกำหนดว่าปลอดภัยจะถูกจำกัดให้เฉพาะซอฟต์แวร์ที่ปลอดภัยที่ทำงานบน CPU เท่านั้น

3.10
บันทึก:

ตัวควบคุมการป้องกัน TrustZone (ETZPC)
ETZPC ใช้ในการกำหนดค่าความปลอดภัย TrustZone ของบัสมาสเตอร์และสเลฟด้วยแอตทริบิวต์ความปลอดภัยที่ตั้งโปรแกรมได้ (ทรัพยากรที่ปลอดภัย) ตัวอย่างเช่น: · สามารถตั้งโปรแกรมขนาดภูมิภาคที่ปลอดภัยของ SYSRAM บนชิปได้ · สามารถทำให้อุปกรณ์ต่อพ่วง AHB และ APB ปลอดภัยหรือไม่ปลอดภัยได้ · สามารถทำให้ AHB SRAM ปลอดภัยหรือไม่ปลอดภัยได้
โดยค่าเริ่มต้น SYSRAM, AHB SRAM และอุปกรณ์ต่อพ่วงที่สามารถรักษาความปลอดภัยจะถูกตั้งค่าให้เข้าถึงได้อย่างปลอดภัยเท่านั้น ดังนั้น จะไม่สามารถเข้าถึงได้โดยมาสเตอร์ที่ไม่ปลอดภัย เช่น DMA1/DMA2

DS13875 เรฟ 5

29/219
48

ทำงานเกินview

STM32MP133C/F

3.11

เมทริกซ์เชื่อมต่อบัส
อุปกรณ์มีเมทริกซ์บัส AXI เมทริกซ์บัส AHB หลักหนึ่งตัว และบัสบริดจ์ที่ช่วยให้บัสมาสเตอร์เชื่อมต่อกับบัสสเลฟได้ (ดูรูปด้านล่าง จุดต่างๆ แสดงถึงการเชื่อมต่อมาสเตอร์/สเลฟที่เปิดใช้งาน)
รูปที่ 3. เมทริกซ์บัส STM32MP133C/F

ยาเอ็มดีเอ็มเอ

SDMMC2

SDMMC1

DBG จาก MLAHB เชื่อมต่อ USBH

ซีพียู

ETH1 ETH2

128 บิต

อักซิม

M9

M0

เอ็ม1เอ็ม2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

สเลฟเริ่มต้น AXIMC

NIC-400 AXI 64 บิต 266 MHz – มาสเตอร์ 10 ตัว / สเลฟ 10 ตัว

จากสายเชื่อมต่อ AXIM DMA1 DMA2 USBO DMA3

M0

เอ็ม1เอ็ม2

เอ็ม3เอ็ม4

M5

เอ็ม6เอ็ม7

S0

S1

S2

S3

S4 S5 อินเตอร์คอนเนคต์ AHB 32 บิต 209 MHz – มาสเตอร์ 8 ตัว / สเลฟ 6 ตัว

DDRCTRL 533 MHz AHB bridge ถึง AHB6 ถึง MLAHB interconnect FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB bridge ถึง AHB5 APB bridge ถึง APB5 APB bridge ถึง DBG APB
พอร์ตมาสเตอร์แบบซิงโครนัส AXI 64 พอร์ตสเลฟแบบซิงโครนัส AXI 64 พอร์ตมาสเตอร์แบบอะซิงโครนัส AXI 64 พอร์ตสเลฟแบบอะซิงโครนัส AXI 64 พอร์ตมาสเตอร์แบบซิงโครนัส AHB 32 พอร์ตสเลฟแบบซิงโครนัส AHB 32 พอร์ตมาสเตอร์แบบอะซิงโครนัส AHB 32 พอร์ตสเลฟแบบอะซิงโครนัส AHB 32
สะพานเชื่อมระหว่าง AHB2 SRAM1 SRAM2 SRAM3 กับ AXIM เชื่อมต่อระหว่าง AHB4
MSv67511V2

มลาฮาบี

30/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.12

ตัวควบคุม DMA
อุปกรณ์มีโมดูล DMA ต่อไปนี้เพื่อถ่ายโอนกิจกรรมของ CPU: · การเข้าถึงหน่วยความจำโดยตรงหลัก (MDMA)
MDMA เป็นตัวควบคุม DMA ความเร็วสูงที่รับผิดชอบการถ่ายโอนหน่วยความจำทุกประเภท (อุปกรณ์ต่อพ่วงไปยังหน่วยความจำ หน่วยความจำไปยังหน่วยความจำ หน่วยความจำไปยังอุปกรณ์ต่อพ่วง) โดยไม่ต้องมีการกระทำของ CPU ใดๆ มีอินเทอร์เฟซหลัก AXI MDMA สามารถเชื่อมต่อกับตัวควบคุม DMA อื่นๆ เพื่อขยายความสามารถมาตรฐานของ DMA หรือสามารถจัดการคำขอ DMA ของอุปกรณ์ต่อพ่วงได้โดยตรง ช่องสัญญาณทั้ง 32 ช่องสามารถถ่ายโอนแบบบล็อก ถ่ายโอนแบบบล็อกซ้ำ และถ่ายโอนแบบรายการลิงก์ได้ MDMA สามารถตั้งค่าให้ถ่ายโอนแบบปลอดภัยไปยังหน่วยความจำที่ปลอดภัยได้ · ตัวควบคุม DMA สามตัว (ไม่ใช่ DMA1 และ DMA2 ที่ปลอดภัย รวมถึง DMA3 ที่ปลอดภัย) ตัวควบคุมแต่ละตัวมี AHB แบบพอร์ตคู่ ซึ่งรวมแล้วมีช่องสัญญาณ DMA ที่ไม่ปลอดภัย 16 ช่องและ DMA ที่ปลอดภัย XNUMX ช่องเพื่อถ่ายโอนแบบบล็อกตาม FIFO
หน่วย DMAMUX สองหน่วยทำหน้าที่มัลติเพล็กซ์และกำหนดเส้นทางคำขอต่อพ่วง DMA ไปยังตัวควบคุม DMA ทั้งสามตัวด้วยความยืดหยุ่นสูง ทำให้เพิ่มจำนวนคำขอ DMA ที่ทำงานพร้อมกันได้สูงสุด รวมทั้งสร้างคำขอ DMA จากทริกเกอร์เอาต์พุตต่อพ่วงหรือเหตุการณ์ DMA
DMAMUX1 แมปคำขอ DMA จากอุปกรณ์ต่อพ่วงที่ไม่ปลอดภัยไปยังช่อง DMA1 และ DMA2 ส่วน DMAMUX2 แมปคำขอ DMA จากอุปกรณ์ต่อพ่วงที่ปลอดภัยไปยังช่อง DMA3

3.13

ตัวควบคุมการขัดจังหวะและเหตุการณ์ที่ขยาย (EXTI)
ตัวควบคุมการขัดจังหวะและเหตุการณ์ที่ขยาย (EXTI) จัดการการปลุกซีพียูและระบบผ่านอินพุตเหตุการณ์ที่กำหนดค่าได้และโดยตรง EXTI จัดเตรียมคำขอปลุกให้กับตัวควบคุมพลังงาน และสร้างคำขอขัดจังหวะไปยัง GIC และสร้างเหตุการณ์ไปยังอินพุตเหตุการณ์ซีพียู
คำขอปลุก EXTI ช่วยให้สามารถปลุกระบบจากโหมดหยุด และปลุก CPU จากโหมด CStop และ CStandby
การร้องขอขัดจังหวะและการสร้างการร้องขอเหตุการณ์ยังสามารถใช้ในโหมดการเรียกใช้ได้
EXTI ยังรวมถึงการเลือก EXTI IOport ด้วย
การขัดจังหวะหรือเหตุการณ์แต่ละครั้งสามารถตั้งค่าให้ปลอดภัยได้เพื่อจำกัดการเข้าถึงเฉพาะซอฟต์แวร์ที่ปลอดภัยเท่านั้น

3.14

หน่วยคำนวณการตรวจสอบความซ้ำซ้อนของวงจร (CRC)
หน่วยคำนวณ CRC (การตรวจสอบความซ้ำซ้อนแบบวนซ้ำ) ใช้เพื่อรับรหัส CRC โดยใช้พหุนามที่ตั้งโปรแกรมได้
ในบรรดาแอปพลิเคชันอื่นๆ เทคนิคที่ใช้ CRC จะใช้ในการตรวจสอบความสมบูรณ์ของการส่งข้อมูลหรือการจัดเก็บ ในขอบเขตของมาตรฐาน EN/IEC 60335-1 เทคนิคดังกล่าวเป็นวิธีการตรวจสอบความสมบูรณ์ของหน่วยความจำแฟลช หน่วยคำนวณ CRC ช่วยในการคำนวณลายเซ็นของซอฟต์แวร์ในระหว่างรันไทม์ เพื่อเปรียบเทียบกับลายเซ็นอ้างอิงที่สร้างขึ้นในเวลาเชื่อมต่อและจัดเก็บในตำแหน่งหน่วยความจำที่กำหนด

DS13875 เรฟ 5

31/219
48

ทำงานเกินview

STM32MP133C/F

3.15

ตัวควบคุมหน่วยความจำแบบยืดหยุ่น (FMC)
คุณสมบัติหลักของตัวควบคุม FMC มีดังต่อไปนี้: · อินเทอร์เฟซกับอุปกรณ์ที่แมปหน่วยความจำคงที่ ได้แก่:
หน่วยความจำแฟลช NOR หน่วยความจำเข้าถึงโดยสุ่มแบบคงที่หรือแบบเทียม (SRAM, PSRAM) หน่วยความจำแฟลช NAND พร้อมฮาร์ดแวร์ BCH ECC 4 บิต/8 บิต · ความกว้างบัสข้อมูล 8 บิต · การควบคุมการเลือกชิปอิสระสำหรับแบงก์หน่วยความจำแต่ละแบงก์ · การกำหนดค่าอิสระสำหรับแบงก์หน่วยความจำแต่ละแบงก์ · เขียน FIFO
สามารถสร้างรีจิสเตอร์การกำหนดค่า FMC ให้ปลอดภัยได้

3.16

อินเทอร์เฟซหน่วยความจำ Quad-SPI แบบคู่ (QUADSPI)
QUADSPI เป็นอินเทอร์เฟซการสื่อสารเฉพาะที่กำหนดเป้าหมายไปที่หน่วยความจำแฟลช SPI เดี่ยว คู่ หรือสี่ตัว อินเทอร์เฟซนี้สามารถทำงานในสามโหมดต่อไปนี้: · โหมดทางอ้อม: การดำเนินการทั้งหมดดำเนินการโดยใช้รีจิสเตอร์ QUADSPI · โหมดการสำรวจสถานะ: รีจิสเตอร์สถานะหน่วยความจำแฟลชภายนอกจะถูกอ่านเป็นระยะและ
สามารถสร้างการขัดจังหวะได้ในกรณีที่มีการตั้งค่าแฟล็ก · โหมดแมปหน่วยความจำ: หน่วยความจำแฟลชภายนอกจะถูกแมปไปยังพื้นที่ที่อยู่
และระบบจะมองมันเหมือนเป็นหน่วยความจำภายใน
สามารถเพิ่มทั้งปริมาณงานและความจุได้สองเท่าโดยใช้โหมดแฟลชคู่ โดยสามารถเข้าถึงหน่วยความจำแฟลช Quad-SPI สองหน่วยพร้อมกัน
QUADSPI มาพร้อมกับบล็อกหน่วงเวลา (DLYBQS) ซึ่งทำให้สามารถรองรับความถี่ข้อมูลภายนอกที่สูงกว่า 100 MHz ได้
รีจิสเตอร์การกำหนดค่า QUADSPI สามารถมีความปลอดภัยได้ เช่นเดียวกับบล็อกการหน่วงเวลา

3.17

ตัวแปลงอนาล็อกเป็นดิจิตอล (ADC1, ADC2)
อุปกรณ์ดังกล่าวมีตัวแปลงอนาล็อกเป็นดิจิตอล 12 ตัว โดยสามารถกำหนดค่าความละเอียดได้ 10, 8, 6 หรือ 18 บิต ADC แต่ละตัวจะแชร์ช่องสัญญาณภายนอกได้สูงสุด XNUMX ช่อง โดยทำการแปลงสัญญาณในโหมดถ่ายภาพครั้งเดียวหรือสแกน ในโหมดสแกน การแปลงสัญญาณอัตโนมัติจะดำเนินการกับกลุ่มอินพุตอนาล็อกที่เลือก
ADC ทั้งสองมีอินเทอร์เฟซบัสที่สามารถรักษาความปลอดภัยได้
ADC แต่ละตัวสามารถได้รับบริการโดยตัวควบคุม DMA ซึ่งทำให้สามารถโอนค่าที่แปลงแล้วของ ADC ไปยังตำแหน่งปลายทางโดยอัตโนมัติโดยไม่ต้องดำเนินการซอฟต์แวร์ใดๆ
นอกจากนี้ ฟีเจอร์เฝ้าระวังแบบแอนะล็อกสามารถตรวจสอบปริมาณที่แปลงได้อย่างแม่นยำtage ของช่องที่เลือกไว้บางส่วนหรือทั้งหมด อินเตอร์รัปต์ถูกสร้างขึ้นเมื่อ vol . ที่แปลงแล้วtage อยู่นอกเกณฑ์ที่ตั้งโปรแกรมไว้
เพื่อซิงโครไนซ์การแปลง A/D และตัวจับเวลา ADC จะถูกเรียกใช้งานโดยตัวจับเวลา TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 และ LPTIM3 ใดก็ได้

32/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.18

เซ็นเซอร์วัดอุณหภูมิ
อุปกรณ์ฝังเซ็นเซอร์วัดอุณหภูมิที่สร้างปริมาตรtage (VTS) ที่แปรผันเชิงเส้นตามอุณหภูมิ เซ็นเซอร์วัดอุณหภูมินี้เชื่อมต่อภายในกับ ADC2_INP12 และสามารถวัดอุณหภูมิแวดล้อมของอุปกรณ์ได้ตั้งแต่ 40 ถึง +125 °C ด้วยความแม่นยำ ±2%
เซ็นเซอร์วัดอุณหภูมิมีความเป็นเส้นตรงที่ดี แต่ต้องมีการสอบเทียบเพื่อให้ได้ความแม่นยำโดยรวมที่ดีของการวัดอุณหภูมิ เนื่องจากค่าออฟเซ็ตของเซ็นเซอร์วัดอุณหภูมิจะแตกต่างกันไปตามชิปเนื่องจากความแปรผันของกระบวนการ เซ็นเซอร์วัดอุณหภูมิภายในที่ไม่ได้รับการสอบเทียบจึงเหมาะสำหรับการใช้งานที่ตรวจจับการเปลี่ยนแปลงอุณหภูมิเท่านั้น เพื่อปรับปรุงความแม่นยำของการวัดเซ็นเซอร์วัดอุณหภูมิ อุปกรณ์แต่ละชิ้นจะได้รับการสอบเทียบจากโรงงานโดย ST ข้อมูลการสอบเทียบจากโรงงานของเซ็นเซอร์วัดอุณหภูมิจะถูกจัดเก็บโดย ST ในพื้นที่ OTP ซึ่งสามารถเข้าถึงได้ในโหมดอ่านอย่างเดียว

3.19

เซ็นเซอร์วัดอุณหภูมิแบบดิจิตอล (DTS)
อุปกรณ์ฝังเซ็นเซอร์วัดอุณหภูมิเอาต์พุตความถี่ DTS นับความถี่ตาม LSE หรือ PCLK เพื่อให้ข้อมูลอุณหภูมิ
รองรับฟังก์ชันต่อไปนี้: · การสร้างการขัดจังหวะโดยเกณฑ์อุณหภูมิ · การสร้างสัญญาณปลุกโดยเกณฑ์อุณหภูมิ

3.20
บันทึก:

การดำเนินการ VBAT
โดเมนกำลัง VBAT ประกอบด้วย RTC, รีจิสเตอร์สำรอง และ SRAM สำรอง
เพื่อเพิ่มประสิทธิภาพอายุการใช้งานแบตเตอรี่ โดเมนพลังงานนี้จะได้รับการจัดหาโดย VDD เมื่อพร้อมใช้งานหรือโดยปริมาตรtage ใช้กับพิน VBAT (เมื่อไม่มีแหล่งจ่ายไฟ VDD) พลังงาน VBAT จะถูกเปลี่ยนเมื่อ PDR ตรวจพบว่า VDD ลดลงต่ำกว่าระดับ PDR
ฉบับที่tage บนพิน VBAT สามารถได้รับจากแบตเตอรี่ภายนอก ซูเปอร์คาปาซิเตอร์ หรือโดยตรงจาก VDD ในกรณีหลัง โหมด VBAT จะไม่ทำงาน
การทำงานของ VBAT จะถูกเปิดใช้งานเมื่อไม่มี VDD
ไม่มีเหตุการณ์เหล่านี้ (การขัดจังหวะจากภายนอก, TAMP เหตุการณ์หรือสัญญาณเตือน/เหตุการณ์ RTC) สามารถคืนค่าแหล่งจ่าย VDD โดยตรงและบังคับให้อุปกรณ์ออกจากการทำงานของ VBAT อย่างไรก็ตาม TAMP เหตุการณ์และสัญญาณเตือน/เหตุการณ์ RTC สามารถใช้เพื่อสร้างสัญญาณไปยังวงจรภายนอก (โดยทั่วไปคือ PMIC) ซึ่งสามารถคืนค่าแหล่งจ่ายไฟ VDD ได้

DS13875 เรฟ 5

33/219
48

ทำงานเกินview

STM32MP133C/F

3.21

เล่มที่tagบัฟเฟอร์อ้างอิงอี (VREFBUF)
อุปกรณ์ฝังปริมาตรtage บัฟเฟอร์อ้างอิงที่สามารถใช้เป็นปริมาตรได้tage อ้างอิงสำหรับ ADC และยังเป็นเล่มtagการอ้างอิงสำหรับส่วนประกอบภายนอกผ่านพิน VREF+ VREFBUF สามารถรักษาความปลอดภัยได้ VREFBUF ภายในรองรับวอลุ่มสี่ตัวtages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V แรงดันไฟฟ้าภายนอกtagสามารถให้การอ้างอิงได้ผ่านพิน VREF+ เมื่อ VREFBUF ภายในปิดอยู่
รูปที่ 4 ฉบับที่tage บัฟเฟอร์อ้างอิง

วีเอฟฟินท์

+

–

วีเรฟ+

วีเอสเอสเอ

MSv64430V1

3.22

ตัวกรองดิจิตอลสำหรับโมดูเลเตอร์ซิกม่า-เดลต้า (DFSDM)
อุปกรณ์ฝัง DFSDM หนึ่งตัวพร้อมรองรับโมดูลตัวกรองดิจิทัลสองตัวและช่องอินพุตซีเรียลภายนอกสี่ช่อง (ทรานซีฟเวอร์) หรืออินพุตขนานภายในสี่ช่องสลับกัน
อินเทอร์เฟซ DFSDM เป็นตัวปรับเปลี่ยนสัญญาณภายนอกให้กับอุปกรณ์และทำการกรองข้อมูลแบบดิจิทัลของสตรีมข้อมูลที่ได้รับ โดยตัวปรับเปลี่ยนสัญญาณจะถูกใช้เพื่อแปลงสัญญาณแอนะล็อกเป็นสตรีมดิจิทัลแบบอนุกรมที่ประกอบเป็นอินพุตของ DFSDM
นอกจากนี้ DFSDM ยังสามารถเชื่อมต่อไมโครโฟน PDM (pulse-density modulation) และดำเนินการแปลงและกรอง PDM เป็น PCM (เร่งความเร็วด้วยฮาร์ดแวร์) ได้ DFSDM มีอินพุตสตรีมข้อมูลขนานเสริมจาก ADC หรือจากหน่วยความจำอุปกรณ์ (ผ่านการถ่ายโอน DMA/CPU เข้าสู่ DFSDM)
ทรานซีฟเวอร์ DFSDM รองรับรูปแบบอินเทอร์เฟซแบบอนุกรมหลายรูปแบบ (เพื่อรองรับโมดูเลเตอร์ต่างๆ) โมดูลตัวกรองดิจิทัล DFSDM ดำเนินการประมวลผลแบบดิจิทัลตามพารามิเตอร์ตัวกรองที่ผู้ใช้กำหนด โดยมีความละเอียด ADC สุดท้ายสูงสุดถึง 24 บิต

34/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

อุปกรณ์ต่อพ่วง DFSDM รองรับ: · ช่องสัญญาณดิจิทัลแบบอินพุตมัลติเพล็กซ์สี่ช่อง:
อินเทอร์เฟซ SPI ที่กำหนดค่าได้เพื่อเชื่อมต่อโมดูเลเตอร์ต่างๆ อินเทอร์เฟซ 1 สายที่กำหนดค่าได้แบบแมนเชสเตอร์ที่เข้ารหัส PDM (การมอดูเลตความหนาแน่นพัลส์) อินพุตไมโครโฟน ความถี่สัญญาณนาฬิกาอินพุตสูงสุด 20 MHz (10 MHz สำหรับการเข้ารหัสแมนเชสเตอร์) เอาท์พุตสัญญาณนาฬิกาสำหรับโมดูเลเตอร์ (0 ถึง 20 MHz) อินพุตทางเลือกจากช่องสัญญาณขนานดิจิทัลภายในสี่ช่อง (ความละเอียดอินพุตสูงสุด 16 บิต): แหล่งภายใน: ข้อมูล ADC หรือสตรีมข้อมูลหน่วยความจำ (DMA) โมดูลตัวกรองดิจิทัลสองตัวพร้อมการประมวลผลสัญญาณดิจิทัลที่ปรับได้: ตัวกรอง Sincx: ลำดับ/ประเภทของตัวกรอง (1 ถึง 5) โอเวอร์ampอัตราส่วนลิง (1 ถึง 1024) อินทิเกรเตอร์: โอเวอร์ampอัตราส่วนลิง (1 ถึง 256) · ความละเอียดข้อมูลเอาต์พุตสูงสุด 24 บิต รูปแบบข้อมูลเอาต์พุตที่มีเครื่องหมาย · การแก้ไขออฟเซ็ตข้อมูลอัตโนมัติ (ออฟเซ็ตที่จัดเก็บในรีจิสเตอร์โดยผู้ใช้) · การแปลงอย่างต่อเนื่องหรือครั้งเดียว · การเริ่มต้นการแปลงที่เรียกใช้โดย: ซอฟต์แวร์ทริกเกอร์ตัวจับเวลาภายใน เหตุการณ์ภายนอก การเริ่มต้นการแปลงพร้อมกันกับโมดูลตัวกรองดิจิทัลตัวแรก (DFSDM) · วอทช์ด็อกแบบแอนะล็อกที่ประกอบด้วย: รีจิสเตอร์เกณฑ์ข้อมูลค่าต่ำและค่าสูง ตัวกรองดิจิทัล Sincx ที่กำหนดค่าได้เฉพาะ (ลำดับ = 1 ถึง 3
โอเวอร์ampอัตราส่วนลิง = 1 ถึง 32) อินพุตจากข้อมูลเอาต์พุตสุดท้ายหรือจากช่องสัญญาณอนุกรมดิจิทัลอินพุตที่เลือก การตรวจสอบอย่างต่อเนื่องโดยอิสระจากการแปลงมาตรฐาน · เครื่องตรวจจับไฟฟ้าลัดวงจรเพื่อตรวจจับค่าอินพุตแอนะล็อกที่อิ่มตัว (ช่วงล่างและบน): ตัวนับสูงสุด 8 บิตเพื่อตรวจจับ 1 หรือ 256 ติดต่อกัน 0 ถึง 1 ตัวบนสตรีมข้อมูลอนุกรม การตรวจสอบอย่างต่อเนื่องในแต่ละช่องสัญญาณอนุกรมอินพุต · การสร้างสัญญาณตัดการเชื่อมต่อในเหตุการณ์วอทช์ด็อกแอนะล็อกหรือในเหตุการณ์เครื่องตรวจจับไฟฟ้าลัดวงจร · เครื่องตรวจจับค่าสุดขั้ว: การจัดเก็บค่าต่ำสุดและสูงสุดของข้อมูลการแปลงสุดท้ายที่รีเฟรชโดยซอฟต์แวร์ · ความสามารถ DMA เพื่ออ่านข้อมูลการแปลงสุดท้าย · การขัดจังหวะ: การสิ้นสุดการแปลง, การโอเวอร์รัน, วอทช์ด็อกแอนะล็อก, ไฟฟ้าลัดวงจร, ไม่มีสัญญาณนาฬิกาช่องสัญญาณอนุกรมอินพุต · การแปลง "ปกติ" หรือ "ฉีด": สามารถร้องขอการแปลง "ปกติ" ได้ทุกเมื่อหรือแม้กระทั่งในโหมดต่อเนื่อง
โดยไม่มีผลกระทบต่อการกำหนดเวลาของการแปลงแบบ “ฉีด” การแปลงแบบ “ฉีด” สำหรับการกำหนดเวลาที่แม่นยำและมีลำดับความสำคัญของการแปลงสูง

DS13875 เรฟ 5

35/219
48

ทำงานเกินview

STM32MP133C/F

3.23

เครื่องกำเนิดตัวเลขสุ่มจริง (RNG)
อุปกรณ์ฝัง RNG หนึ่งตัวที่ส่งมอบตัวเลขสุ่ม 32 บิตที่สร้างโดยวงจรแอนะล็อกแบบรวม
RNG สามารถกำหนดได้ (ใน ETZPC) ให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น
RNG ที่แท้จริงเชื่อมต่อกับอุปกรณ์ต่อพ่วง AES และ PKA ที่ปลอดภัยผ่านบัสเฉพาะ (ไม่สามารถอ่านได้โดย CPU)

3.24

โปรเซสเซอร์การเข้ารหัสและแฮช (CRYP, SAES, PKA และ HASH)
อุปกรณ์เหล่านี้ฝังโปรเซสเซอร์เข้ารหัสหนึ่งตัวที่รองรับอัลกอริทึมเข้ารหัสขั้นสูงที่โดยปกติแล้วต้องใช้เพื่อรับรองความลับ การรับรองความถูกต้อง ความสมบูรณ์ของข้อมูล และการไม่สามารถปฏิเสธได้เมื่อแลกเปลี่ยนข้อความกับเพียร์
นอกจากนี้ อุปกรณ์ยังฝังฮาร์ดแวร์ AES 128 และ 256 บิต (SAES) ที่ทนทานต่อ DPA และปลอดภัยเฉพาะ และตัวเร่งความเร็วการเข้ารหัส/ถอดรหัสด้วยฮาร์ดแวร์ PKA โดยมีบัสฮาร์ดแวร์เฉพาะที่ CPU ไม่สามารถเข้าถึงได้
คุณสมบัติหลักของ CRYP: · DES/TDES (มาตรฐานการเข้ารหัสข้อมูล/มาตรฐานการเข้ารหัสข้อมูลสามชั้น): ECB (อิเล็กทรอนิกส์
อัลกอริทึมการเชื่อมโยงแบบโค้ดบุ๊ก) และ CBC (การเชื่อมโยงบล็อกรหัส) คีย์ 64, 128 หรือ 192 บิต · AES (มาตรฐานการเข้ารหัสขั้นสูง): อัลกอริทึมการเชื่อมโยง ECB, CBC, GCM, CCM และ CTR (โหมดเคาน์เตอร์) คีย์ 128, 192 หรือ 256 บิต
คุณสมบัติหลักของ HASH สากล: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (อัลกอริทึม HASH ที่ปลอดภัย) · HMAC
ตัวเร่งความเร็วการเข้ารหัสรองรับการสร้างคำขอ DMA
CRYP, SAES, PKA และ HASH สามารถกำหนดได้ (ใน ETZPC) ให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น

3.25

การบูตและการรักษาความปลอดภัยและการควบคุม OTP (BSEC)
BSEC (ระบบบูตและความปลอดภัยและการควบคุม OTP) มีวัตถุประสงค์เพื่อควบคุมกล่องฟิวส์ OTP (โปรแกรมได้ครั้งเดียว) ซึ่งใช้สำหรับระบบจัดเก็บข้อมูลถาวรแบบฝังสำหรับการกำหนดค่าอุปกรณ์และพารามิเตอร์ความปลอดภัย บางส่วนของ BSEC จะต้องกำหนดค่าให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น
BSEC สามารถใช้คำ OTP เพื่อจัดเก็บ HWKEY 256 บิตสำหรับ SAES (AES ที่ปลอดภัย)

36/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.26

ตัวจับเวลาและสุนัขเฝ้าบ้าน
อุปกรณ์ดังกล่าวประกอบด้วยตัวจับเวลาควบคุมขั้นสูง 7 ตัว ตัวจับเวลาเอนกประสงค์ XNUMX ตัว (โดย XNUMX ตัวมีการรักษาความปลอดภัย) ตัวจับเวลาพื้นฐาน XNUMX ตัว ตัวจับเวลาพลังงานต่ำ XNUMX ตัว วอทช์ด็อก XNUMX ตัว และตัวจับเวลาระบบ XNUMX ตัวใน Cortex-AXNUMX แต่ละตัว
ตัวนับเวลาทั้งหมดสามารถตรึงไว้ในโหมดดีบักได้
ตารางด้านล่างนี้เปรียบเทียบคุณลักษณะของตัวจับเวลาแบบควบคุมขั้นสูง วัตถุประสงค์ทั่วไป พื้นฐาน และพลังงานต่ำ

ประเภทตัวจับเวลา

ตัวจับเวลา

ตารางที่ 4. การเปรียบเทียบคุณสมบัติตัวจับเวลา

เคาน์เตอร์ความละเอียด
ความสัมพันธ์

ประเภทเคาน์เตอร์

ปัจจัยพรีสเกลเลอร์

การสร้างคำขอ DMA

บันทึก/เปรียบเทียบช่อง

เอาท์พุตเสริม

อินเตอร์เฟซสูงสุด
นาฬิกา (MHz)

แม็กซ์
เครื่องจับเวลา
นาฬิกา (MHz)(1)

TIM1 ขั้นสูง, การควบคุม TIM8

16 บิต

ขึ้น จำนวนเต็มลงใดๆ ระหว่าง 1 ขึ้น/ลง และ 65536

ใช่

ทิม2 ทิม5

32 บิต

ขึ้น จำนวนเต็มลงใดๆ ระหว่าง 1 ขึ้น/ลง และ 65536

ใช่

ทิม3 ทิม4

16 บิต

ขึ้น จำนวนเต็มลงใดๆ ระหว่าง 1 ขึ้น/ลง และ 65536

ใช่

จำนวนเต็มใดๆ

TIM12(2) 16 บิต

ขึ้นระหว่าง 1

เลขที่

ทั่วไป

และ 65536

วัตถุประสงค์

ทิม13(2) ทิม14(2)

16 บิต

จำนวนเต็มใดๆ ขึ้นระหว่าง 1
และ 65536

เลขที่

จำนวนเต็มใดๆ

TIM15(2) 16 บิต

ขึ้นระหว่าง 1

ใช่

และ 65536

ทิม16(2) ทิม17(2)

16 บิต

จำนวนเต็มใดๆ ขึ้นระหว่าง 1
และ 65536

ใช่

พื้นฐาน

ทิม6, ทิม7

16 บิต

จำนวนเต็มใดๆ ขึ้นระหว่าง 1
และ 65536

ใช่

LPTIMM1, ลปติมXNUMX,

พลังงานต่ำ

แอลพีทีเอ็ม2(2), แอลพีทีเอ็ม3(2),
LPTIMM4, ลปติมXNUMX,

16 บิต

1, 2, 4, 8, ขึ้น 16, 32, 64,
128

เลขที่

LPTIMM5 ลิฟติ้ง

6

4

104.5

209

4

เลขที่

104.5

209

4

เลขที่

104.5

209

2

เลขที่

104.5

209

1

เลขที่

104.5

209

2

1

104.5

209

1

1

104.5

209

0

เลขที่

104.5

209

1(3)

เลขที่

104.5 104.5

1. นาฬิกาจับเวลาสูงสุดอยู่ที่ 209 MHz ขึ้นอยู่กับบิต TIMGxPRE ใน RCC 2. ตัวจับเวลาที่ปลอดภัย 3. ไม่มีช่องจับภาพบน LPTIM

DS13875 เรฟ 5

37/219
48

ทำงานเกินview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

ตัวจับเวลาควบคุมขั้นสูง (TIM1, TIM8)
ตัวจับเวลาควบคุมขั้นสูง (TIM1, TIM8) สามารถมองได้ว่าเป็นเครื่องกำเนิดไฟฟ้า PWM สามเฟสที่มัลติเพล็กซ์บน 6 ช่องสัญญาณ ตัวจับเวลาเหล่านี้มีเอาต์พุต PWM เสริมพร้อมเวลาตายแบบแทรกที่ตั้งโปรแกรมได้ นอกจากนี้ยังสามารถพิจารณาเป็นตัวจับเวลาเอนกประสงค์ที่สมบูรณ์ได้อีกด้วย ช่องสัญญาณอิสระสี่ช่องของตัวจับเวลาเหล่านี้สามารถใช้สำหรับ: · การจับอินพุต · การเปรียบเทียบเอาต์พุต · การสร้าง PWM (โหมดจัดตำแหน่งขอบหรือตรงกลาง) · เอาต์พุตโหมดพัลส์เดียว
หากกำหนดค่าเป็นตัวจับเวลา 16 บิตมาตรฐาน ก็จะมีคุณสมบัติเหมือนกับตัวจับเวลาเอนกประสงค์ หากกำหนดค่าเป็นตัวสร้าง PWM 16 บิต ก็จะมีความสามารถมอดูเลชั่นเต็มรูปแบบ (0-100%)
ตัวจับเวลาควบคุมขั้นสูงสามารถทำงานร่วมกับตัวจับเวลาเอนกประสงค์ได้ผ่านคุณสมบัติเชื่อมโยงตัวจับเวลาเพื่อการซิงโครไนซ์หรือการเชื่อมโยงเหตุการณ์
TIM1 และ TIM8 รองรับการสร้างคำขอ DMA อิสระ
ตัวจับเวลาเอนกประสงค์ (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
อุปกรณ์ STM32MP133C/F มีตัวจับเวลาเอนกประสงค์แบบซิงโครไนซ์ได้ 4 ตัวฝังอยู่ (ดูความแตกต่างในตารางที่ 2) · TIM3, TIM4, TIM5, TIMXNUMX
TIM 2 และ TIM5 ขึ้นอยู่กับตัวนับขึ้น/ลงโหลดซ้ำอัตโนมัติ 32 บิตและพรีสเกลเลอร์ 16 บิต ในขณะที่ TIM3 และ TIM4 ขึ้นอยู่กับตัวนับขึ้น/ลงโหลดซ้ำอัตโนมัติ 16 บิตและพรีสเกลเลอร์ 16 บิต ตัวจับเวลาทั้งหมดมีช่องสัญญาณอิสระสี่ช่องสำหรับการเปรียบเทียบการจับ/เอาต์พุตอินพุต PWM หรือเอาต์พุตโหมดพัลส์เดียว ซึ่งทำให้สามารถเปรียบเทียบการจับ/เอาต์พุตอินพุต/PWM ได้สูงสุด 16 ช่องในแพ็คเกจขนาดใหญ่ ตัวจับเวลาเอนกประสงค์เหล่านี้สามารถทำงานร่วมกันหรือกับตัวจับเวลาเอนกประสงค์อื่นๆ และตัวจับเวลาควบคุมขั้นสูง TIM1 และ TIM8 ผ่านคุณสมบัติลิงก์ตัวจับเวลาสำหรับการซิงโครไนซ์หรือการเชื่อมโยงเหตุการณ์ ตัวจับเวลาเอนกประสงค์เหล่านี้สามารถใช้สร้างเอาต์พุต PWM ได้ TIM2, TIM3, TIM4 และ TIM5 ทั้งหมดมีการสร้างคำขอ DMA อิสระ สามารถจัดการสัญญาณตัวเข้ารหัสแบบควอดราเจอร์ (เพิ่มขึ้น) และเอาต์พุตดิจิทัลจากเซนเซอร์เอฟเฟกต์ฮอลล์หนึ่งถึงสี่ตัว · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 ตัวจับเวลาเหล่านี้ใช้ตัวนับโหลดซ้ำอัตโนมัติ 16 บิตและตัวคูณแบบพรีสเกลเลอร์ 16 บิต TIM13, TIM14, TIM16 และ TIM17 มีช่องสัญญาณอิสระหนึ่งช่อง ในขณะที่ TIM12 และ TIM15 มีช่องสัญญาณอิสระสองช่องสำหรับการเปรียบเทียบการจับ/ส่งออกอินพุต เอาต์พุตโหมด PWM หรือพัลส์เดียว ตัวจับเวลาเหล่านี้สามารถซิงโครไนซ์กับตัวจับเวลาเอนกประสงค์ที่มีคุณลักษณะครบถ้วน TIM2, TIM3, TIM4, TIM5 หรือใช้เป็นฐานเวลาแบบง่าย ตัวจับเวลาเหล่านี้แต่ละตัวสามารถกำหนดได้ (ใน ETZPC) ให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น
ตัวจับเวลาพื้นฐาน (TIM6 และ TIM7)
ตัวจับเวลาเหล่านี้ใช้เป็นฐานเวลา 16 บิตทั่วไปเป็นหลัก
TIM6 และ TIM7 รองรับการสร้างคำขอ DMA อิสระ

38/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.26.4
3.26.5 3.26.6

ตัวจับเวลาพลังงานต่ำ (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
ตัวจับเวลาพลังงานต่ำแต่ละตัวจะมีนาฬิกาอิสระและจะทำงานในโหมดหยุดหากได้รับการกำหนดนาฬิกาโดย LSE, LSI หรือนาฬิกาภายนอก LPTIMx สามารถปลุกอุปกรณ์จากโหมดหยุดได้
ตัวจับเวลาแบบใช้พลังงานต่ำเหล่านี้รองรับคุณสมบัติต่างๆ ต่อไปนี้: · ตัวนับขึ้น 16 บิตพร้อมรีจิสเตอร์โหลดซ้ำอัตโนมัติ 16 บิต · รีจิสเตอร์เปรียบเทียบ 16 บิต · เอาต์พุตที่กำหนดค่าได้: พัลส์, PWM · โหมดต่อเนื่อง/ช็อตเดียว · ทริกเกอร์อินพุตซอฟต์แวร์/ฮาร์ดแวร์ที่เลือกได้ · แหล่งสัญญาณนาฬิกาที่เลือกได้:
แหล่งสัญญาณนาฬิกาภายใน: แหล่งสัญญาณนาฬิกาภายนอก LSE, LSI, HSI หรือ APB ผ่านอินพุต LPTIM (ทำงานได้แม้ไม่มีสัญญาณนาฬิกาภายใน)
แหล่งข้อมูลที่ทำงานโดยใช้แอปพลิเคชันตัวนับพัลส์ · ฟิลเตอร์ข้อผิดพลาดแบบดิจิทัลที่ตั้งโปรแกรมได้ · โหมดตัวเข้ารหัส
LPTIM2 และ LPTIM3 สามารถกำหนดได้ (ใน ETZPC) ให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น
องค์กรเฝ้าระวังอิสระ (IWDG1, IWDG2)
วอทช์ด็อกอิสระนั้นใช้ตัวนับลง 12 บิตและพรีสเกลเลอร์ 8 บิต โดยวอทช์ด็อกนี้ใช้สัญญาณนาฬิกาจาก RC ภายใน 32 kHz อิสระ (LSI) และเนื่องจากวอทช์ด็อกทำงานแยกจากสัญญาณนาฬิกาหลัก จึงสามารถทำงานในโหมดหยุดและสแตนด์บายได้ IWDG สามารถใช้เป็นวอทช์ด็อกเพื่อรีเซ็ตอุปกรณ์เมื่อเกิดปัญหา โดยสามารถกำหนดค่าฮาร์ดแวร์หรือซอฟต์แวร์ได้โดยใช้ไบต์ตัวเลือก
IWDG1 สามารถกำหนดได้ (ใน ETZPC) ให้สามารถเข้าถึงได้โดยซอฟต์แวร์ที่ปลอดภัยเท่านั้น
ตัวจับเวลาแบบทั่วไป (Cortex-A7 CNT)
ตัวจับเวลาทั่วไปของ Cortex-A7 ที่ฝังอยู่ใน Cortex-A7 นั้นได้รับข้อมูลมาจากค่าจากการสร้างเวลาของระบบ (STGEN)
โปรเซสเซอร์ Cortex-A7 มีตัวจับเวลาต่อไปนี้: · ตัวจับเวลาทางกายภาพสำหรับใช้งานในโหมดปลอดภัยและไม่ปลอดภัย
รีจิสเตอร์สำหรับตัวจับเวลาทางกายภาพจะถูกเก็บไว้ในธนาคารเพื่อจัดทำสำเนาที่ปลอดภัยและไม่ปลอดภัย · ตัวจับเวลาเสมือนสำหรับใช้งานในโหมดที่ไม่ปลอดภัย · ตัวจับเวลาทางกายภาพสำหรับใช้งานในโหมดไฮเปอร์ไวเซอร์
ตัวจับเวลาทั่วไปไม่ใช่อุปกรณ์ต่อพ่วงที่แมปหน่วยความจำ และสามารถเข้าถึงได้โดยคำสั่งโคโปรเซสเซอร์ Cortex-A7 เฉพาะ (cp15) เท่านั้น

3.27

การสร้างตัวจับเวลาของระบบ (STGEN)
ระบบสร้างเวลา (STGEN) จะสร้างค่าจำนวนเวลาที่ให้ความสม่ำเสมอ view ของเวลาสำหรับตัวจับเวลาทั่วไปของ Cortex-A7 ทั้งหมด

DS13875 เรฟ 5

39/219
48

ทำงานเกินview

STM32MP133C/F

ระบบสร้างเวลาประกอบด้วยคุณสมบัติหลักดังต่อไปนี้: · กว้าง 64 บิตเพื่อหลีกเลี่ยงปัญหาการพลิกกลับ · เริ่มจากศูนย์หรือค่าที่ตั้งโปรแกรมได้ · อินเทอร์เฟซควบคุม APB (STGENC) ที่ช่วยให้สามารถบันทึกและเรียกคืนตัวจับเวลาได้
ข้ามเหตุการณ์การปิดเครื่อง · อินเทอร์เฟซ APB แบบอ่านอย่างเดียว (STGENR) ที่ช่วยให้สามารถอ่านค่าตัวจับเวลาโดยผู้ที่ไม่ได้เป็น
ซอฟต์แวร์รักษาความปลอดภัยและเครื่องมือแก้ไขข้อบกพร่อง · การเพิ่มค่าตัวจับเวลาที่สามารถหยุดได้ระหว่างการดีบักระบบ
STGENC สามารถกำหนดได้ (ใน ETZPC) ให้สามารถเข้าถึงได้โดยซอฟต์แวร์ที่ปลอดภัยเท่านั้น

3.28

นาฬิกาแบบเรียลไทม์ (RTC)
RTC จัดให้มีการปลุกอัตโนมัติเพื่อจัดการโหมดพลังงานต่ำทั้งหมด RTC เป็นตัวจับเวลา/ตัวนับ BCD อิสระและจัดให้มีนาฬิกา/ปฏิทินบอกเวลาของวันพร้อมการขัดจังหวะสัญญาณเตือนที่สามารถตั้งโปรแกรมได้
RTC รวมถึงแฟล็กปลุกที่สามารถตั้งโปรแกรมได้เป็นระยะพร้อมความสามารถในการขัดจังหวะด้วย
รีจิสเตอร์ 32 บิตสองตัวประกอบด้วยวินาที นาที ชั่วโมง (รูปแบบ 12 หรือ 24 ชั่วโมง) วัน (วันในสัปดาห์) วันที่ (วันในเดือน) เดือน และปี ซึ่งแสดงในรูปแบบทศนิยมแบบไบนารี (BCD) ค่าวินาทีย่อยยังพร้อมใช้งานในรูปแบบไบนารีอีกด้วย
รองรับโหมดไบนารีเพื่อช่วยให้การจัดการไดรเวอร์ซอฟต์แวร์ง่ายขึ้น
ระบบจะชดเชยเดือนที่มี 28, 29 (ปีอธิกสุรทิน), 30 และ 31 วันโดยอัตโนมัติ นอกจากนี้ยังสามารถชดเชยเวลาออมแสงได้ด้วย
รีจิสเตอร์ 32 บิตเพิ่มเติมประกอบด้วยวินาที สัญญาณเตือนแบบตั้งโปรแกรมได้ วินาที นาที ชั่วโมง วัน และวันที่
มีคุณสมบัติการสอบเทียบแบบดิจิทัลเพื่อชดเชยความเบี่ยงเบนใดๆ ในความแม่นยำของออสซิลเลเตอร์คริสตัล
หลังการรีเซ็ตโดเมนสำรองแล้ว รีจิสเตอร์ RTC ทั้งหมดจะได้รับการปกป้องจากการเข้าถึงการเขียนแบบปรสิตที่อาจเกิดขึ้น และได้รับการปกป้องด้วยการเข้าถึงที่ปลอดภัย
ตราบใดที่ปริมาณอุปทานtage ยังคงอยู่ในช่วงการทำงาน RTC จะไม่หยุดไม่ว่าสถานะของอุปกรณ์จะเป็นอย่างไร (โหมดทำงาน โหมดพลังงานต่ำ หรืออยู่ระหว่างการรีเซ็ต)
คุณสมบัติหลักของ RTC มีดังต่อไปนี้: · ปฏิทินพร้อมวินาที วินาที นาที ชั่วโมง (รูปแบบ 12 หรือ 24) วัน (วันที่
สัปดาห์ วันที่ (วันในเดือน) เดือน และปี · การชดเชยการประหยัดแสงแดดที่ตั้งโปรแกรมได้ด้วยซอฟต์แวร์ · การตั้งโปรแกรมสัญญาณเตือนพร้อมฟังก์ชันขัดจังหวะ สัญญาณเตือนสามารถถูกเรียกใช้งานโดยวิธีใดก็ได้
การรวมกันของฟิลด์ปฏิทิน · หน่วยปลุกอัตโนมัติสร้างแฟล็กเป็นระยะที่ทริกเกอร์การปลุกอัตโนมัติ
การขัดจังหวะ · การตรวจจับนาฬิกาอ้างอิง: สามารถใช้นาฬิกาแหล่งที่สองที่แม่นยำยิ่งขึ้น (50 หรือ 60 Hz) ได้
ใช้เพื่อเพิ่มความแม่นยำของปฏิทิน · การซิงโครไนซ์ที่แม่นยำกับนาฬิกาภายนอกโดยใช้คุณสมบัติการเลื่อนวินาทีย่อย · วงจรสอบเทียบแบบดิจิทัล (การแก้ไขตัวนับเป็นระยะ): ความแม่นยำ 0.95 ppm ที่ได้รับใน
หน้าต่างการปรับเทียบเวลาหลายวินาที

40/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

· ไทม์สamp ฟังก์ชันสำหรับบันทึกเหตุการณ์ · การจัดเก็บ SWKEY ในรีจิสเตอร์สำรอง RTC พร้อมการเข้าถึงบัสโดยตรงไปยัง SAE (ไม่
อ่านได้โดยซีพียู) · การขัดจังหวะ/เหตุการณ์ที่สามารถปิดบังได้:
สัญญาณเตือน A สัญญาณเตือน B การขัดจังหวะการปลุก เวลาที่ปลุกamp · รองรับ TrustZone: RTC ที่สามารถรักษาความปลอดภัยได้อย่างสมบูรณ์ สัญญาณเตือน A, สัญญาณเตือน B, ตัวตั้งเวลาปลุก และเวลาamp ปลอดภัยรายบุคคลหรือไม่ปลอดภัย
การกำหนดค่าการสอบเทียบ RTC เสร็จสิ้นในระบบปลอดภัยบนระบบไม่ปลอดภัย

3.29

Tamper และรีจิสเตอร์สำรอง (TAMP)
รีจิสเตอร์สำรอง 32 x 32 บิตจะถูกเก็บรักษาไว้ในโหมดพลังงานต่ำทั้งหมดและในโหมด VBAT ด้วย สามารถใช้รีจิสเตอร์สำรองเพื่อจัดเก็บข้อมูลที่ละเอียดอ่อนได้ เนื่องจากเนื้อหาได้รับการปกป้องโดยampวงจรตรวจจับเออร์
เจ็ดตampพินอินพุต er และห้าตampพินเอาท์พุต er มีไว้สำหรับการต่อต้านampการตรวจจับ er การตรวจจับภายนอกampพิน er สามารถกำหนดค่าสำหรับการตรวจจับขอบ ขอบและระดับ การตรวจจับระดับพร้อมการกรอง หรือการทำงานแบบแอ็คทีฟampเอ่อที่เพิ่มระดับความปลอดภัยด้วยการตรวจสอบอัตโนมัติว่าampพิน ER ไม่ได้เปิดจากภายนอกหรือเกิดการลัดวงจร
TAMP คุณสมบัติหลัก · 32 รีจิสเตอร์สำรอง (TAMP_BKPxR) นำไปใช้ในโดเมน RTC ที่ยังคงอยู่
เปิดเครื่องโดย VBAT เมื่อปิดเครื่อง VDD · 12 ตันampมีพินให้เลือก (อินพุต 7 ตัวและเอาต์พุต 5 ตัว) · พินใดก็ได้ampการตรวจจับ er สามารถสร้างค่า RTC timestamp ได้amp กิจกรรม · กิจกรรมใดๆampการตรวจจับ ER จะลบข้อมูลสำรองในทะเบียน · การสนับสนุน TrustZone:
ตampการกำหนดค่าแบบปลอดภัยหรือไม่ปลอดภัย การสำรองข้อมูลลงทะเบียนการกำหนดค่าในพื้นที่ที่มีขนาดกำหนดค่าได้สามขนาด:
พื้นที่อ่าน/เขียนที่ปลอดภัยหนึ่งแห่ง พื้นที่เขียนที่ปลอดภัย/อ่านไม่ปลอดภัยหนึ่งแห่ง พื้นที่อ่าน/เขียนไม่ปลอดภัยหนึ่งแห่ง · ตัวนับแบบโมโนโทนิก

3.30

อินเทอร์เฟซวงจรรวมระหว่างกัน (I2C1, I2C2, I2C3, I2C4, I2C5)
อุปกรณ์ฝังอินเทอร์เฟซ I2C ห้าอินเทอร์เฟซ
อินเทอร์เฟซบัส I2C จัดการการสื่อสารระหว่าง STM32MP133C/F และบัส I2C แบบอนุกรม โดยควบคุมการจัดลำดับ โปรโตคอล การอนุญาโตตุลาการ และกำหนดเวลาเฉพาะบัส I2C ทั้งหมด

DS13875 เรฟ 5

41/219
48

ทำงานเกินview

STM32MP133C/F

อุปกรณ์ต่อพ่วง I2C รองรับ: ข้อมูลจำเพาะ I2C-bus และคู่มือผู้ใช้ rev. 5 ความเข้ากันได้:
โหมดสเลฟและมาสเตอร์ ความสามารถมัลติมาสเตอร์ โหมดมาตรฐาน (Sm) ด้วยอัตราบิตสูงสุดถึง 100 กิโลบิต/วินาที โหมดเร็ว (Fm) ด้วยอัตราบิตสูงสุดถึง 400 กิโลบิต/วินาที โหมดเร็ว Plus (Fm+) ด้วยอัตราบิตสูงสุดถึง 1 Mbit/s และเอาต์พุต 20 mA ไดรฟ์ I/O โหมดการกำหนดที่อยู่ 7 บิตและ 10 บิต ที่อยู่สเลฟ 7 บิตหลายที่อยู่ การตั้งค่าและระยะเวลาการยึดโปรแกรมได้ การยืดสัญญาณนาฬิกาแบบเลือกได้ · ความเข้ากันได้ของข้อมูลจำเพาะบัสการจัดการระบบ (SMBus) เวอร์ชัน 2.0: การสร้างและการยืนยัน PEC (การตรวจสอบข้อผิดพลาดของแพ็กเก็ต) ของฮาร์ดแวร์ด้วย ACK
การควบคุมโปรโตคอลการแก้ไขที่อยู่ (ARP) รองรับการแจ้งเตือน SMBus · ข้อมูลจำเพาะโปรโตคอลการจัดการระบบไฟฟ้า (PMBusTM) เวอร์ชัน 1.1 · สัญญาณนาฬิกาอิสระ: ตัวเลือกแหล่งสัญญาณนาฬิกาอิสระที่ให้ความเร็วการสื่อสาร I2C เป็นอิสระจากการเขียนโปรแกรม PCLK ใหม่ · ปลุกจากโหมดหยุดเมื่อจับคู่ที่อยู่ · ตัวกรองสัญญาณรบกวนแบบอนาล็อกและดิจิทัลที่ตั้งโปรแกรมได้ · บัฟเฟอร์ 1 ไบต์พร้อมความสามารถ DMA
I2C3, I2C4 และ I2C5 สามารถกำหนดได้ (ใน ETZPC) โดยเข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น

3.31

เครื่องส่งสัญญาณแบบซิงโครนัสอะซิงโครนัสสากล (USART1, USART2, USART3, USART6 และ UART4, UART5, UART7, UART8)
อุปกรณ์มีเครื่องส่งสัญญาณแบบซิงโครนัสสากลฝังอยู่สี่เครื่อง (USART1, USART2, USART3 และ USART6) และเครื่องส่งสัญญาณแบบอะซิงโครนัสสากลสี่เครื่อง (UART4, UART5, UART7 และ UART8) โปรดดูตารางด้านล่างเพื่อดูสรุปคุณลักษณะของ USARTx และ UARTx
อินเทอร์เฟซเหล่านี้รองรับการสื่อสารแบบอะซิงโครนัส รองรับ IrDA SIR ENDEC โหมดการสื่อสารแบบมัลติโปรเซสเซอร์ โหมดการสื่อสารแบบฮาล์ฟดูเพล็กซ์สายเดียว และมีความสามารถมาสเตอร์/สเลฟ LIN อินเทอร์เฟซเหล่านี้รองรับการจัดการฮาร์ดแวร์ของสัญญาณ CTS และ RTS และเปิดใช้งานไดรเวอร์ RS485 อินเทอร์เฟซเหล่านี้สามารถสื่อสารด้วยความเร็วสูงสุด 13 Mbit/s
USART1, USART2, USART3 และ USART6 ยังให้บริการโหมดสมาร์ทการ์ด (สอดคล้องกับ ISO 7816) และความสามารถในการสื่อสารแบบ SPI อีกด้วย
USART ทั้งหมดมีโดเมนนาฬิกาที่เป็นอิสระจากนาฬิกา CPU ซึ่งทำให้ USARTx สามารถปลุก STM32MP133C/F จากโหมด Stop โดยใช้บอดเรตสูงสุดถึง 200 Kbaud เหตุการณ์ปลุกจากโหมด Stop สามารถตั้งโปรแกรมได้ และสามารถ:
· การตรวจจับบิตเริ่มต้น
· กรอบข้อมูลที่ได้รับใด ๆ
· กรอบข้อมูลที่ถูกตั้งโปรแกรมเฉพาะ

42/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

อินเทอร์เฟซ USART ทั้งหมดสามารถให้บริการโดยตัวควบคุม DMA

ตารางที่ 5 คุณสมบัติ USART/UART

โหมด/คุณสมบัติของ USART (1)

ภาษาไทยUSART1/2/3/6

ยูเออาร์ที4/5/7/8

การควบคุมการไหลของฮาร์ดแวร์สำหรับโมเด็ม

X

X

การสื่อสารอย่างต่อเนื่องโดยใช้ DMA

X

X

การสื่อสารแบบหลายโปรเซสเซอร์

X

X

โหมด SPI แบบซิงโครนัส (มาสเตอร์/สเลฟ)

X

–

โหมดสมาร์ทการ์ด

X

–

บล็อก IrDA SIR ENDEC การสื่อสารแบบฮาล์ฟดูเพล็กซ์สายเดี่ยว

X

X

X

X

โหมด LIN

X

X

โดเมนนาฬิกาคู่และการปลุกจากโหมดพลังงานต่ำ

X

X

ตัวรับหมดเวลาขัดจังหวะการสื่อสาร Modbus

X

X

X

X

การตรวจจับอัตราการส่งข้อมูลอัตโนมัติ

X

X

เปิดใช้งานไดรเวอร์

X

X

ความยาวข้อมูล USART

7, 8 และ 9 บิต

1. X = ได้รับการสนับสนุน

USART1 และ USART2 สามารถกำหนดได้ (ใน ETZPC) ให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น

3.32

อินเทอร์เฟซต่อพ่วงแบบอนุกรม (SPI1, SPI2, SPI3, SPI4, SPI5) อินเทอร์เฟซเสียงแบบผสานรวม (I2S1, I2S2, I2S3, I2S4)
อุปกรณ์มี SPI สูงสุด 2 ตัว (SPI1S2, SPI2S2, SPI3S2, SPI4S5 และ SPI50) ซึ่งช่วยให้สามารถสื่อสารได้สูงถึง 3 Mbit/s ในโหมดมาสเตอร์และสเลฟ ในโหมดฮาล์ฟดูเพล็กซ์ ฟูลดูเพล็กซ์ และซิมเพล็กซ์ พรีสเกลเลอร์ 4 บิตให้ความถี่โหมดมาสเตอร์ 16 ความถี่ และเฟรมสามารถกำหนดค่าได้ตั้งแต่ 8 ถึง XNUMX บิต อินเทอร์เฟซ SPI ทั้งหมดรองรับโหมดพัลส์ NSS โหมด TI การคำนวณ CRC ของฮาร์ดแวร์ และการคูณ FIFO Rx และ Tx แบบฝัง XNUMX บิตด้วยความสามารถ DMA
I2S1, I2S2, I2S3 และ I2S4 ถูกมัลติเพล็กซ์ด้วย SPI1, SPI2, SPI3 และ SPI4 พวกมันสามารถทำงานในโหมดมาสเตอร์หรือสเลฟ ในโหมดการสื่อสารฟูลดูเพล็กซ์และฮาล์ฟดูเพล็กซ์ และสามารถกำหนดค่าให้ทำงานด้วยความละเอียด 16 หรือ 32 บิตเป็นช่องอินพุตหรือเอาต์พุต เสียงampรองรับความถี่ตั้งแต่ 8 kHz ถึง 192 kHz อินเทอร์เฟซ I2S ทั้งหมดรองรับ Rx และ Tx FIFO แบบฝังตัว 8 บิตหลายตัวพร้อมความสามารถ DMA
SPI4 และ SPI5 สามารถกำหนดได้ (ใน ETZPC) ให้เข้าถึงได้โดยใช้ซอฟต์แวร์ที่ปลอดภัยเท่านั้น

3.33

อินเทอร์เฟซเสียงแบบอนุกรม (SAI1, SAI2)
อุปกรณ์นี้ฝัง SAI สองตัวไว้ ซึ่งช่วยให้สามารถออกแบบโปรโตคอลเสียงสเตอริโอหรือโมโนได้หลายแบบ

DS13875 เรฟ 5

43/219
48

ทำงานเกินview

STM32MP133C/F

เช่น I2S, LSB หรือ MSB-justified, PCM/DSP, TDM หรือ AC'97 เอาต์พุต SPDIF จะพร้อมใช้งานเมื่อบล็อกเสียงถูกกำหนดค่าเป็นเครื่องส่งสัญญาณ เพื่อให้มีความยืดหยุ่นและสามารถกำหนดค่าใหม่ได้ในระดับนี้ SAI แต่ละตัวจะมีบล็อกเสียงย่อยอิสระสองบล็อก แต่ละบล็อกมีเครื่องกำเนิดสัญญาณนาฬิกาและตัวควบคุมสาย I/O ของตัวเองampรองรับความถี่เสียงสูงสุดถึง 192 kHz นอกจากนี้ยังรองรับไมโครโฟนได้สูงสุด XNUMX ตัวด้วยอินเทอร์เฟซ PDM ที่ฝังไว้ SAI สามารถทำงานในรูปแบบมาสเตอร์หรือสเลฟได้ ส่วนซับบล็อคเสียงอาจเป็นทั้งตัวรับหรือตัวส่ง และสามารถทำงานแบบซิงโครนัสหรืออะซิงโครนัสก็ได้ (เทียบกับอีกอันหนึ่ง) สามารถเชื่อมต่อ SAI กับ SAI อื่นๆ เพื่อทำงานแบบซิงโครนัสได้

3.34

อินเทอร์เฟซตัวรับ SPDIF (SPDIFRX)
SPDIFRX ได้รับการออกแบบมาให้รับกระแส S/PDIF ที่สอดคล้องกับ IEC-60958 และ IEC-61937 มาตรฐานเหล่านี้รองรับกระแสสเตอริโอแบบง่ายสูงถึงระดับสูงampอัตราการส่ง และเสียงรอบทิศทางแบบหลายช่องสัญญาณที่ถูกบีบอัด เช่น ที่กำหนดโดย Dolby หรือ DTS (สูงสุด 5.1)
คุณสมบัติหลักของ SPDIFRX มีดังต่อไปนี้: · มีอินพุตสูงสุดสี่อินพุต · ตรวจจับอัตราสัญลักษณ์อัตโนมัติ · อัตราสัญลักษณ์สูงสุด: 12.288 MHz · รองรับสตรีมสเตอริโอจาก 32 ถึง 192 kHz · รองรับเสียง IEC-60958 และ IEC-61937 แอปพลิเคชันสำหรับผู้บริโภค · การจัดการบิตพาริตี้ · การสื่อสารโดยใช้ DMA สำหรับเสียงamp· การสื่อสารโดยใช้ DMA เพื่อควบคุมและข้อมูลช่องสัญญาณของผู้ใช้ · ความสามารถในการขัดจังหวะ
ตัวรับ SPDIFRX มีคุณสมบัติที่จำเป็นทั้งหมดสำหรับตรวจจับอัตราสัญลักษณ์และถอดรหัสสตรีมข้อมูลขาเข้า ผู้ใช้สามารถเลือกอินพุต SPDIF ที่ต้องการได้ และเมื่อมีสัญญาณที่ถูกต้อง SPDIFRX จะรีampส่งสัญญาณขาเข้า ถอดรหัสสตรีมแมนเชสเตอร์ และจดจำเฟรม ซับเฟรม และองค์ประกอบบล็อก SPDIFRX ส่งข้อมูลที่ถอดรหัสแล้วไปยัง CPU และแฟล็กสถานะที่เกี่ยวข้อง
SPDIFRX ยังนำเสนอสัญญาณชื่อ spdif_frame_sync ที่สลับไปมาที่อัตราเฟรมย่อย S/PDIF ที่ใช้ในการคำนวณ s ที่แน่นอนampอัตราการเลื่อนสำหรับอัลกอริทึมการดริฟท์ของสัญญาณนาฬิกา

3.35

อินเทอร์เฟซ MultiMediaCard อินพุต/เอาท์พุตดิจิทัลที่ปลอดภัย (SDMMC1, SDMMC2)
อินเทอร์เฟซ MultiMediaCard อินพุต/เอาต์พุตดิจิทัลที่ปลอดภัยสองตัว (SDMMC) ให้อินเทอร์เฟซระหว่างบัส AHB และการ์ดหน่วยความจำ SD, การ์ด SDIO และอุปกรณ์ MMC
คุณลักษณะของ SDMMC มีดังต่อไปนี้: · การปฏิบัติตามข้อกำหนดระบบ Embedded MultiMediaCard เวอร์ชัน 5.1
การ์ดรองรับโหมดดาต้าบัสสามแบบ: 1 บิต (ค่าเริ่มต้น), 4 บิต และ 8 บิต

44/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

(ความเร็ว HS200 SDMMC_CK จำกัดตามความเร็ว I/O สูงสุดที่อนุญาต) (ไม่รองรับ HS400)
· รองรับการใช้งานได้อย่างสมบูรณ์กับ MultiMediaCards เวอร์ชันก่อนหน้า (รองรับเวอร์ชันก่อนหน้า)
· ปฏิบัติตามข้อกำหนดการ์ดหน่วยความจำ SD เวอร์ชัน 4.1 อย่างครบถ้วน (ความเร็ว SDR104 SDMMC_CK จำกัดไว้ที่ความเร็ว I/O สูงสุดที่อนุญาต ไม่รองรับโหมด SPI และโหมด UHS-II)
· ปฏิบัติตามข้อกำหนดการ์ด SDIO เวอร์ชัน 4.0 อย่างครบถ้วน รองรับการ์ดสำหรับโหมดดาต้าบัสสองโหมดที่แตกต่างกัน: 1 บิต (ค่าเริ่มต้น) และ 4 บิต (ความเร็ว SDR104 SDMMC_CK จำกัดไว้ที่ความเร็ว I/O สูงสุดที่อนุญาต ไม่รองรับโหมด SPI และโหมด UHS-II)
· ถ่ายโอนข้อมูลได้สูงสุดถึง 208 เมกะไบต์/วินาทีสำหรับโหมด 8 บิต (ขึ้นอยู่กับความเร็ว I/O สูงสุดที่อนุญาต)
· ข้อมูลและคำสั่งเอาท์พุตช่วยให้สัญญาณสามารถควบคุมไดรเวอร์ทิศทางสองทางภายนอกได้
· ตัวควบคุม DMA เฉพาะที่ฝังอยู่ในอินเทอร์เฟซโฮสต์ SDMMC ช่วยให้สามารถถ่ายโอนข้อมูลด้วยความเร็วสูงระหว่างอินเทอร์เฟซและ SRAM
· รองรับรายการลิงก์ IDMA
· แหล่งจ่ายไฟเฉพาะ VDDSD1 และ VDDSD2 สำหรับ SDMMC1 และ SDMMC2 ตามลำดับ ช่วยลดความจำเป็นในการเสียบตัวเลื่อนระดับบนอินเทอร์เฟซการ์ด SD ในโหมด UHS-I
มี GPIO เฉพาะบางรายการสำหรับ SDMMC1 และ SDMMC2 เท่านั้นที่ใช้งานได้บนพินจ่ายไฟ VDDSD1 หรือ VDDSD2 เฉพาะ ซึ่งเป็นส่วนหนึ่งของ GPIO บูตเริ่มต้นสำหรับ SDMMC1 และ SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6) สามารถระบุ GPIO เหล่านี้ได้ในตารางฟังก์ชันทางเลือกด้วยสัญญาณที่มีคำต่อท้ายว่า “_VSD1” หรือ “_VSD2”
SDMMC แต่ละตัวจะจับคู่กับบล็อกหน่วงเวลา (DLYBSD) ซึ่งทำให้รองรับความถี่ข้อมูลภายนอกที่สูงกว่า 100 MHz
อินเทอร์เฟซ SDMMC ทั้งสองมีพอร์ตการกำหนดค่าที่ปลอดภัย

3.36

เครือข่ายพื้นที่ควบคุม (FDCAN1, FDCAN2)
ระบบย่อยเครือข่ายพื้นที่ควบคุม (CAN) ประกอบด้วยโมดูล CAN สองตัว หน่วยความจำ RAM ข้อความที่ใช้ร่วมกัน และหน่วยสอบเทียบนาฬิกา
โมดูล CAN ทั้งสอง (FDCAN1 และ FDCAN2) สอดคล้องกับ ISO 11898-1 (ข้อกำหนดโปรโตคอล CAN เวอร์ชัน 2.0 ส่วน A, B) และข้อกำหนดโปรโตคอล CAN FD เวอร์ชัน 1.0
หน่วยความจำ RAM ข้อความขนาด 10 กิโลไบต์ใช้ฟิลเตอร์ รับ FIFO รับบัฟเฟอร์ ส่ง FIFO ของเหตุการณ์ และบัฟเฟอร์ส่ง (รวมถึงทริกเกอร์สำหรับ TTCAN) หน่วยความจำ RAM ข้อความนี้ใช้ร่วมกันระหว่างโมดูล FDCAN1 และ FDCAN2 ทั้งสองตัว
หน่วยสอบเทียบนาฬิกาทั่วไปเป็นทางเลือก สามารถใช้สร้างนาฬิกาที่สอบเทียบแล้วสำหรับทั้ง FDCAN1 และ FDCAN2 จากออสซิลเลเตอร์ RC ภายใน HSI และ PLL โดยประเมินข้อความ CAN ที่ได้รับจาก FDCAN1

DS13875 เรฟ 5

45/219
48

ทำงานเกินview

STM32MP133C/F

3.37

โฮสต์ความเร็วสูงบัสอนุกรมสากล (USBH)
อุปกรณ์ฝังโฮสต์ USB ความเร็วสูงหนึ่งตัว (สูงสุด 480 Mbit/s) พร้อมพอร์ตทางกายภาพสองพอร์ต USBH รองรับการทำงานทั้งความเร็วต่ำ ความเร็วเต็ม (OHCI) และความเร็วสูง (EHCI) อย่างอิสระบนแต่ละพอร์ต โดยผสานรวมทรานซีฟเวอร์สองตัวที่สามารถใช้สำหรับการทำงานความเร็วต่ำ (1.2 Mbit/s) ความเร็วเต็ม (12 Mbit/s) หรือความเร็วสูง (480 Mbit/s) ทรานซีฟเวอร์ความเร็วสูงตัวที่สองจะใช้ร่วมกับ OTG ความเร็วสูง
USBH เป็นไปตามข้อกำหนด USB 2.0 ตัวควบคุม USBH ต้องใช้สัญญาณนาฬิกาเฉพาะที่สร้างโดย PLL ภายใน PHY ความเร็วสูงของ USB

3.38

USB on-the-go ความเร็วสูง (OTG)
อุปกรณ์นี้ฝังอุปกรณ์/โฮสต์/อุปกรณ์ต่อพ่วง OTG USB OTG ความเร็วสูง (สูงสุด 480 Mbit/s) หนึ่งตัว OTG รองรับการทำงานทั้งแบบความเร็วเต็มและความเร็วสูง ตัวรับส่งสัญญาณสำหรับการทำงานความเร็วสูง (480 Mbit/s) จะใช้ร่วมกับพอร์ตที่สองของโฮสต์ USB
USB OTG HS เป็นไปตามข้อกำหนด USB 2.0 และข้อกำหนด OTG 2.0 มีการตั้งค่าจุดสิ้นสุดที่กำหนดค่าได้ด้วยซอฟต์แวร์และรองรับการพัก/เรียกคืน ตัวควบคุม USB OTG ต้องใช้สัญญาณนาฬิกา 48 MHz เฉพาะที่สร้างโดย PLL ภายใน RCC หรือภายใน PHY ความเร็วสูง USB
คุณสมบัติหลักของ USB OTG HS มีดังต่อไปนี้: · ขนาด FIFO ของ Rx และ Tx รวมกันที่ 4 Kbyte พร้อมการกำหนดขนาด FIFO แบบไดนามิก · รองรับ SRP (โปรโตคอลคำขอเซสชัน) และ HNP (โปรโตคอลการเจรจาโฮสต์) · จุดสิ้นสุดทิศทางสองทางแปดจุด · ช่องโฮสต์ 16 ช่องพร้อมการรองรับ OUT เป็นระยะ · ซอฟต์แวร์ที่กำหนดค่าได้ตามโหมดการทำงาน OTG1.3 และ OTG2.0 · รองรับ USB 2.0 LPM (การจัดการพลังงานลิงก์) · รองรับการแก้ไขข้อมูลจำเพาะการชาร์จแบตเตอรี่ 1.2 · รองรับ HS OTG PHY · USB DMA ภายใน · HNP/SNP/IP ภายใน (ไม่ต้องใช้ตัวต้านทานภายนอกใดๆ) · สำหรับโหมด OTG/โฮสต์ จำเป็นต้องใช้สวิตช์ไฟในกรณีที่อุปกรณ์ที่ใช้พลังงานจากบัส
เชื่อมต่อแล้ว
พอร์ตการกำหนดค่า USB OTG นั้นสามารถรักษาความปลอดภัยได้

46/219

DS13875 เรฟ 5

STM32MP133C/F

ทำงานเกินview

3.39

อินเทอร์เฟซ MAC กิกะบิตอีเธอร์เน็ต (ETH1, ETH2)
อุปกรณ์นี้มีตัวควบคุมการเข้าถึงสื่อแบบกิกะบิตที่สอดคล้องกับ IEEE-802.3-2002 สองตัว (GMAC) สำหรับการสื่อสาร LAN อีเทอร์เน็ตผ่านทางอินเทอร์เฟซสื่ออิสระระดับมาตรฐานอุตสาหกรรม (MII) อินเทอร์เฟซสื่ออิสระระดับลดขนาด (RMII) หรืออินเทอร์เฟซสื่ออิสระระดับกิกะบิตระดับลดขนาด (RGMII)
อุปกรณ์ต้องมีอุปกรณ์อินเทอร์เฟซทางกายภาพภายนอก (PHY) เพื่อเชื่อมต่อกับบัส LAN ทางกายภาพ (สายบิดเกลียว ไฟเบอร์ ฯลฯ) PHY เชื่อมต่อกับพอร์ตอุปกรณ์โดยใช้สัญญาณ 17 สัญญาณสำหรับ MII, 7 สัญญาณสำหรับ RMII หรือ 13 สัญญาณสำหรับ RGMII และสามารถตั้งค่าสัญญาณนาฬิกาได้โดยใช้ความถี่ 25 MHz (MII, RMII, RGMII) หรือ 125 MHz (RGMII) จาก STM32MP133C/F หรือจาก PHY
อุปกรณ์ประกอบด้วยคุณสมบัติต่อไปนี้: · โหมดการทำงานและอินเทอร์เฟซ PHY
อัตราการถ่ายโอนข้อมูล 10, 100 และ 1000 เมกะบิตต่อวินาที รองรับการทำงานทั้งแบบฟูลดูเพล็กซ์และฮาล์ฟดูเพล็กซ์ อินเทอร์เฟซ PHY MII, RMII และ RGMII · การควบคุมการประมวลผล การกรองแพ็คเก็ตแบบหลายชั้น: การกรอง MAC บนแหล่งที่มา (SA) และปลายทาง (DA)
ที่อยู่พร้อมตัวกรองที่สมบูรณ์แบบและแฮช VLAN tagการกรองแบบอิงตามฟิลเตอร์แบบเพอร์เฟกต์และแฮช การกรองเลเยอร์ 3 บนที่อยู่ IP ต้นทาง (SA) หรือปลายทาง (DA) การกรองเลเยอร์ 4 บนพอร์ตต้นทาง (SP) หรือปลายทาง (DP) การประมวลผล VLAN คู่: การแทรก VLAN สูงสุดสอง VLAN tags ในเส้นทางการส่งสัญญาณ tag การกรองข้อมูลในเส้นทางรับ IEEE 1588-2008/PTPv2 รองรับสถิติเครือข่ายด้วยเคาน์เตอร์ RMON/MIB (RFC2819/RFC2665) · การประมวลผลการออฟโหลดฮาร์ดแวร์ การแทรกหรือการลบข้อมูลพรีแอมเบิลและการเริ่มต้นเฟรม (SFD) กลไกการออฟโหลดเช็คซัมความสมบูรณ์สำหรับส่วนหัว IP และเพย์โหลด TCP/UDP/ICMP: การคำนวณและการแทรกเช็คซัมของการส่ง การคำนวณเช็คซัมของการรับและการเปรียบเทียบ การตอบสนองคำขอ ARP อัตโนมัติด้วยที่อยู่ MAC ของอุปกรณ์ การแบ่งส่วน TCP: การแยกแพ็คเก็ต TCP ที่ส่งขนาดใหญ่เป็นแพ็คเก็ตขนาดเล็กหลายแพ็คเก็ตโดยอัตโนมัติ · โหมดพลังงานต่ำ อีเทอร์เน็ตประหยัดพลังงาน (มาตรฐาน IEEE 802.3az-2010) แพ็คเก็ตปลุกระยะไกลและการตรวจจับ AMD Magic PacketTM
สามารถตั้งโปรแกรมให้ปลอดภัยได้ทั้ง ETH1 และ ETH2 เมื่อปลอดภัยแล้ว ธุรกรรมผ่านอินเทอร์เฟซ AXI ก็จะปลอดภัย และสามารถปรับเปลี่ยนรีจิสเตอร์การกำหนดค่าได้โดยการเข้าถึงที่ปลอดภัยเท่านั้น

DS13875 เรฟ 5

47/219
48

ทำงานเกินview

STM32MP133C/F

3.40

โครงสร้างพื้นฐานดีบัก
อุปกรณ์นี้มีคุณสมบัติดีบักและติดตามต่อไปนี้เพื่อรองรับการพัฒนาซอฟต์แวร์และการรวมระบบ: · การดีบักจุดพัก · การติดตามการทำงานของโค้ด · การวัดซอฟต์แวร์ · JTAG พอร์ตดีบัก · พอร์ตดีบักแบบอนุกรม · ทริกเกอร์อินพุตและเอาท์พุต · พอร์ตติดตาม · ส่วนประกอบดีบักและติดตาม Arm CoreSight
การดีบักสามารถควบคุมได้ผ่าน JTAG/พอร์ตการเข้าถึงการดีบักแบบ serial-wire โดยใช้เครื่องมือดีบักมาตรฐานอุตสาหกรรม
พอร์ตติดตามช่วยให้สามารถรวบรวมข้อมูลสำหรับการบันทึกและวิเคราะห์ได้
การเข้าถึงการดีบักไปยังพื้นที่ปลอดภัยจะเปิดใช้งานได้โดยสัญญาณการตรวจสอบสิทธิ์ใน BSEC

48/219

DS13875 เรฟ 5

STM32MP133C/F

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

4

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

รูปที่ 5. ลูกบอล STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

วีเอสเอส

PA9

พีดี10

พีบี7

PE7

พีดี5

PE8

พีจี4

พีเอช9

พีเอช13

พีซี7

พีบี9

พีบี14

พีจี6

พีดี2

พีซี9

วีเอสเอส

B

พีดี3

พีเอฟ5

พีดี14

PE12

PE1

PE9

พีเอช14

PE10

พีเอฟ1

พีเอฟ3

พีซี6

พีบี15

พีบี4

พีซี10

พีซี12

DDR_DQ4 DDR_DQ0

C

พีบี6

พีเอช12

PE14

PE13

พีดี8

พีดี12

พีดี15

วีเอสเอส

พีจี7

พีบี5

พีบี3

วีดีดีเอสดี1

พีเอฟ0

พีซี11

DDR_DQ1

DDR_ ดีคิวเอส0เอ็น

DDR_ ดีคิวเอส0พี

D

พีบี8

พีดี6

วีเอสเอส

PE11

พีดี1

PE0

พีจี0

PE15

พีบี12

พีบี10

วีดีดีเอสดี2

วีเอสเอส

PE3

พีซี8

DDR_ ดีคิวเอ็ม0

DDR_DQ5 DDR_DQ3

E

พีจี9

พีดี11

PA12

พีดี0

วีเอสเอส

PA15

พีดี4

พีดี9

พีเอฟ2

พีบี13

พีเอช10

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_รีเซ็ต

F

พีจี10

พีจี5

พีจี8

พีเอช2

พีเอช8

วีดีดีซีพียู

วีดีดี

วีดีดีซีพี วีดีดีซีพี

วีดีดี

วีดีดี

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีเอสเอส

DDR_A13

วีเอสเอส

DDR_A9

DDR_A2

G

พีเอฟ9

พีเอฟ6

พีเอฟ10

พีจี15

พีเอฟ8

วีดีดี

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

พีเอช11

PI3

พีเอช7

พีบี2

PE4

วีดีดีซีพียู

วีเอสเอส

วีดีดีคอร์ วีดีดีคอร์ วีดีดีคอร์

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_เวน

วีเอสเอส

DDR_ODT DDR_ซีเอสเอ็น

DDR_ราสน์

J

พีดี13

ว.บ

PI2

VSS_PLL VDD_PLL VDDCPU

วีเอสเอส

วีดีดีคอร์

วีเอสเอส

วีดีดีคอร์

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีดีดีซีคอร์ DDR_A10

DDR_ CASN

DDR_ซีแอลเคพี

DDR_ซีแอลเคเอ็น

K

PC14OSC32_ใน

PC15OSC32_
ออก

วีเอสเอส

พีซี13

PI1

วีดีดี

วีเอสเอส

วีดีดีคอร์ วีดีดีคอร์ วีดีดีคอร์

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

พีเอฟ4

พีเอช6

PI0

พีจี3

วีดีดี

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_เอทีโอ

DDR_ดีทีโอ0

DDR_A8 DDR_BA1 DDR_A14

M

พีเอฟ7

PA8

พีจี11

วีดีดี_อานา VSS_อานา

วีดีดี

วีดีดี

วีดีดี

วีดีดี

วีดีดี

วีดีดี

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_ วีอาร์เอฟ

DDR_A4

วีเอสเอส

DDR_ดีทีโอ1

DDR_A6

N

PE6

พีจี1

พีดี7

วีเอสเอส

พีบี11

พีเอฟ13

วีเอสเอสเอ

PA3

นจต

วีเอสเอส_ยูเอสบี VDDA1V1_

HS

ลงทะเบียน

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

พีดับบลิวอาร์_แอลพี

DDR_ ดีคิวเอ็ม1

ดีดีอาร์_ดีคิว10

DDR_DQ8 DDR_ZQ

P

โฟส_อิน

พีเอช1โอเอสซี_เอาท์

PA13

พีเอฟ14

PA2

วีเอฟ-

วี.ดี.เอ

พีจี13

พีจี14

VDD3V3_ ยูเอสบีเอชเอส

วีเอสเอส

PI5-BOOT1 VSS_PLL2 PWR_ON

ดีดีอาร์_ดีคิว11

ดีดีอาร์_ดีคิว13

DDR_DQ9

R

พีจี2

พีเอช3

PWR_CPU _เปิดอยู่

PA1

วีเอสเอส

วีเรฟ+

พีซี5

วีเอสเอส

วีดีดี

พีเอฟ15

VDDA1V8_ลงทะเบียน

PI6-บูท2

วีดีดี_พีแอลแอล2

พีเอช5

ดีดีอาร์_ดีคิว12

DDR_ ดีคิวเอส1เอ็น

DDR_ ดีคิวเอส1พี

T

พีจี12

PA11

พีซี0

พีเอฟ12

พีซี3

พีเอฟ11

พีบี1

PA6

PE5

เปิดใช้งาน USB_DP2

PA14

ยูเอสบี_DP1

บายพาส_REG1V8

พีเอช4

ดีดีอาร์_ดีคิว15

ดีดีอาร์_ดีคิว14

U

วีเอสเอส

PA7

PA0

PA5

PA4

พีซี4

พีบี0

พีซี1

พีซี2

สวทช

ยูเอสบี_DM2

USB_RREF สำรอง

USB_DM1 PI4-บูต0

PA10

PI7

วีเอสเอส

MSv65067V5

ภาพด้านบนแสดงส่วนบนของแพ็คเกจ view.

DS13875 เรฟ 5

49/219
97

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

STM32MP133C/F

รูปที่ 6. ลูกบอล STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

วีเอสเอส

พีดี4

PE9

พีจี0

พีดี15

PE15

พีบี12

พีเอฟ1

พีซี7

พีซี6

พีเอฟ0

พีบี14

วีดีดีเอสดี2 วีดีดีเอสดี1 DDR_DQ4 DDR_DQ0

วีเอสเอส

B

PE12

พีดี8

PE0

พีดี5

พีดี9

พีเอช14

พีเอฟ2

วีเอสเอส

พีเอฟ3

พีบี13

พีบี3

PE3

พีซี12

วีเอสเอส

DDR_DQ1

DDR_ ดีคิวเอส0เอ็น

DDR_ ดีคิวเอส0พี

C

PE13

พีดี1

PE1

PE7

วีเอสเอส

วีดีดี

PE10

พีจี7

พีจี4

พีบี9

พีเอช10

พีซี11

พีซี8

DDR_DQ2

DDR_ ดีคิวเอ็ม0

DDR_DQ3 DDR_DQ5

D

พีเอฟ5

PA9

พีดี10

วีดีดีซีพียู

พีบี7

วีดีดีซีพียู

พีดี12

วีดีดีซีพียู

พีเอช9

วีดีดี

พีบี15

วีดีดี

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_รีเซ็ต

DDR_DQ7 DDR_DQ6

E

พีดี0

PE14

วีเอสเอส

PE11

วีดีดีซีพียู

วีเอสเอส

PA15

วีเอสเอส

พีเอช13

วีเอสเอส

พีบี4

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีเอสเอส

DDR_A13

F

พีเอช8

PA12

วีดีดี

วีดีดีซีพียู

วีเอสเอส

วีดีดีคอร์

พีดี14

PE8

พีบี5

วีดีดีคอร์

พีซี10

วีดีดีคอร์

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_A7

DDR_A5

DDR_A9

G

พีดี11

พีเอช2

พีบี6

พีบี8

พีจี9

พีดี3

พีเอช12

พีจี15

พีดี6

พีบี10

พีดี2

พีซี9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_โอดีที

H

พีจี5

พีจี10

พีเอฟ8

วีดีดีซีพียู

วีเอสเอส

วีดีดีคอร์

พีเอช11

PI3

พีเอฟ9

พีจี6

บายพาส_REG1V8

วีดีดีคอร์

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_BA0 DDR_CSN DDR_WEN

เจ VDD_PLL VSS_PLL

พีจี8

PI2

ว.บ

พีเอช6

พีเอฟ7

PA8

พีเอฟ12

วีดีดี

VDDA1V8_ลงทะเบียน

PA10

DDR_ วีอาร์เอฟ

DDR_ราสน์

DDR_A10

วีเอสเอส

DDR_ CASN

K

PE4

พีเอฟ10

พีบี2

วีดีดี

วีเอสเอส

วีดีดีคอร์

PA13

PA1

พีซี4

สวทช

VSS_PLL2 VDDCORE

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_A15

DDR_ซีแอลเคพี

DDR_ซีแอลเคเอ็น

L

พีเอฟ6

วีเอสเอส

พีเอช7

วีดีดี_อานา VSS_อานา

พีจี12

PA0

พีเอฟ11

PE5

พีเอฟ15

วีดีดี_พีแอลแอล2

พีเอช5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_ใน

PC15OSC32_
ออก

พีซี13

วีดีดี

วีเอสเอส

พีบี11

PA5

พีบี0

วีดีดีคอร์

USB_RREF สำรอง

PI6-BOOT2 VDDCORE

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_A6

DDR_A8 DDR_BA1

N

พีดี13

วีเอสเอส

PI0

PI1

PA11

วีเอสเอส

PA4

พีบี1

วีเอสเอส

วีเอสเอส

PI5-บูท1

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีเอสเอส

DDR_เอทีโอ

P

โฟส_อิน

พีเอช1โอเอสซี_เอาท์

พีเอฟ4

พีจี1

วีเอสเอส

วีดีดี

พีซี3

พีซี5

วีดีดี

วีดีดี

PI4-บูท0

วีดีดี

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_A4 DDR_ZQ DDR_DQ8

R

พีจี11

PE6

พีดี7

PWR_ซีพียูเปิดอยู่

PA2

PA7

พีซี1

PA6

พีจี13

นจต

PA14

วีเอสเอส

PWR_เปิด

DDR_ ดีคิวเอ็ม1

ดีดีอาร์_ดีคิว12

ดีดีอาร์_ดีคิว11

DDR_DQ9

T

PE2

พีเอช3

พีเอฟ13

พีซี0

วีเอสเอสเอ

วีเอฟ-

PA3

พีจี14

ยูเอสบี_DP2

วีเอสเอส

VSS_ ยูเอสบีเอชเอส

ยูเอสบี_DP1

พีเอช4

ดีดีอาร์_ดีคิว13

ดีดีอาร์_ดีคิว14

DDR_ ดีคิวเอส1พี

DDR_ ดีคิวเอส1เอ็น

U

วีเอสเอส

พีจี3

พีจี2

พีเอฟ14

วี.ดี.เอ

วีเรฟ+

PDR_เปิด

พีซี2

ยูเอสบี_DM2

VDDA1V1_ลงทะเบียน

VDD3V3_ ยูเอสบีเอชเอส

ยูเอสบี_DM1

PI7

ภาพด้านบนแสดงส่วนบนของแพ็คเกจ view.

พีดับบลิวอาร์_แอลพี

ดีดีอาร์_ดีคิว15

ดีดีอาร์_ดีคิว10

วีเอสเอส

MSv67512V3

50/219

DS13875 เรฟ 5

STM32MP133C/F

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

รูปที่ 7. ลูกบอล STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

วีเอสเอส

PA9

พีอี13 พีอี12

พีดี12

พีจี0

PE15

พีจี7

พีเอช13

พีเอฟ3

พีบี9

พีเอฟ0

PC10 พีซี 12

พีซี9

วีเอสเอส

B

พีดี0

PE11

พีเอฟ5

PA15

พีดี8

PE0

PE9

พีเอช14

PE8

พีจี4

พีเอฟ1

วีเอสเอส

พีบี5

พีซี6

PB15 PB14

PE3

พีซี11

ดีดีอาร์_ดีคิว4

ดีดีอาร์_ดีคิว1

ดีดีอาร์_ดีคิว0

C

พีบี6

พีดี3

PE14 พีดี14

พีดี1

พีบี7

พีดี4

พีดี5

พีดี9

PE10 พีบี12

พีเอช9

พีซี7

พีบี3

วีดีดีเอสดี2

พีบี4

พีจี6

พีซี8

พีดี2

DDR_ DDR_ ดีคิวเอส0พี ดีคิวเอส0เอ็น

D

พีบี8

พีดี6

พีเอช12

พีดี10

PE7

พีเอฟ2

พีบี13

วีเอสเอส

ดีดีอาร์_ดีคิว2

ดีดีอาร์_ดีคิว5

DDR_ ดีคิวเอ็ม0

E

พีเอช2

พีเอช8

วีเอสเอส

วีเอสเอส

ซีพียู VDD

PE1

พีดี15

ซีพียู VDD

วีเอสเอส

วีดีดี

พีบี10

พีเอช10

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีเอสเอส

วีดีดีเอสดี1

ดีดีอาร์_ดีคิว3

ดีดีอาร์_ดีคิว6

F

พีเอฟ8

พีจี9

PD11 PA12

วีเอสเอส

วีเอสเอส

วีเอสเอส

ดีดีอาร์_ดีคิว7

ดีอาร์_เอ5

วีเอสเอส

G

พีเอฟ6

พีจี10

พีจี5

ซีพียู VDD

H

PE4

พีเอฟ10 พีจี15

พีจี8

J

พีเอช7

พีดี13

พีบี2

พีเอฟ9

ซีพียู VDD

วีเอสเอส

วีดีดี

ซีพียู VDD

แกน VDD

วีเอสเอส

วีดีดี

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

วีเอสเอส

วีเอสเอส

วีดีดี

วีดีดี

วีเอสเอส

แกน VDD

วีเอสเอส

วีดีดี

แกน VDD

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

ดีอาร์_เอ13

ดีอาร์_เอ2

ดีอาร์_เอ9

DDR_รีเซ็ต
N

ดีอาร์_บีเอ2

ดีอาร์_เอ3

ดีอาร์_เอ0

ดีอาร์_เอ7

ดีอาร์_บีเอ0

DDR_ซีเอสเอ็น

DDR_โอดีที

K

VSS_พีแอลแอล

วีดีดี_พีแอลแอล

พีเอช11

ซีพียู VDD

พีซี15-

L

วีแบท OSC32 PI3

วีเอสเอส

_ออก

พีซี14-

M

วีเอสเอสโอเอสซี32พีซี13

_ใน

วีดีดี

N

PE2

พีเอฟ4

พีเอช6

PI2

ซีพียู VDD
แกน VDD
วีเอสเอส
วีดีดี

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

แกน VDD

วีเอสเอส

วีเอสเอส

แกน VDD

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีเอสเอส

วีดีดี

แกน VDD

วีเอสเอส

วีดีดี

แกน VDD

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว
วีเอสเอส
VDDQ_DDR วีดีดีคิว_ดีดีดีคิว
แกน VDD

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

DDR_เวน

DDR_ราสน์

วีเอสเอส

วีเอสเอส

ดีอาร์_เอ10

DDR_ CASN

DDR_ซีแอลเคเอ็น

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

ดีอาร์_เอ12

DDR_ซีแอลเคพี

ดีอาร์_เอ15

ดีอาร์_เอ11

ดีอาร์_เอ14

ดีอาร์_ซีเคอี

ดีอาร์_เอ1

P

PA8

พีเอฟ7

PI1

PI0

วีเอสเอส

วีเอสเอส

DDR_ดีทีโอ1

DDR_เอทีโอ

ดีอาร์_เอ8

ดีอาร์_บีเอ1

R

พีจี1

พีจี11

พีเอช3

วีดีดี

วีดีดี

วีเอสเอส

วีดีดี

แกน VDD

วีเอสเอส

วีดีดี

แกน VDD

วีเอสเอส

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

VDDQ_DDR วีดีดีคิว_ดีดีดีคิว

ดีอาร์_เอ4

DDR_แซดคิว

ดีอาร์_เอ6

T

วีเอสเอส

PE6

โฟส_อิน

PA13

วีเอสเอส

วีเอสเอส

DDR_ วีอาร์เอฟ

ดีดีอาร์_ดีคิว10

ดีดีอาร์_ดีคิว8

วีเอสเอส

U

PH1OSC_ออก

VSS_อานา

วีเอสเอส

วีเอสเอส

วีดีดี

วีดีดีเอ วีเอสเอสเอ

PA6

วีเอสเอส

แกน VDD

วีเอสเอส

VDD VDDQ_ คอร์ DDR

วีเอสเอส

PWR_เปิด

ดีดีอาร์_ดีคิว13

ดีดีอาร์_ดีคิว9

V

พีดี7

วดีดี_อานา

พีจี2

PA7

วีเอฟ-

นิวเจอร์ซีย์ ทีอาร์เอสที

VDDA1 V1_ลงทะเบียน

วีเอสเอส

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

พ.ว._

พีจี3

ซีพียู PG12_PF13

พีซี0

ON

พีซี 3 VREF+ PB0

PA3

PE5

วีดีดี

USB_RREF สำรอง

PA14

VDD3V3_ ยูเอสบีเอชเอส

VDDA1 V8_ลงทะเบียน

วีเอสเอส

บายพาส S_REG
1V8

พีเอช5

ดีดีอาร์_ดีคิว12

ดีดีอาร์_ดีคิว11

DDR_ ดีคิวเอ็ม1

Y

PA11

พีเอฟ14

PA0

PA2

PA5

พีเอฟ11

พีซี4

พีบี1

พีซี1

พีจี14

สวทช

พีเอฟ15

ยูเอสบี_วีเอสเอส_

PI6-

ยูเอสบี_

PI4-

วีดีดี_

DM2 USBHS บูต2 DP1 บูต0 PLL2

พีเอช4

ดีดีอาร์_ดีคิว15

ดีดีอาร์_ดีคิว14

AA

วีเอสเอส

พีบี11

PA1

พีเอฟ12

PA4

พีซี5

พีจี13

พีซี2

PDR_เปิดอยู่

ยูเอสบี_DP2

PI5-

ยูเอสบี_

บูท1 DM1

VSS_ PLL2

PA10

PI7

วีเอสเอส

ภาพด้านบนแสดงส่วนบนของแพ็คเกจ view.

MSv65068V5

DS13875 เรฟ 5

51/219
97

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

STM32MP133C/F

ตารางที่ 6. คำอธิบาย / คำย่อที่ใช้ในตารางพินเอาต์

ชื่อ

คำย่อ

คำนิยาม

ชื่อพิน ประเภทของพิน
โครงสร้าง I / O
หมายเหตุ ฟังก์ชันอื่น ฟังก์ชันเพิ่มเติม

เว้นแต่จะระบุไว้เป็นอย่างอื่น ฟังก์ชันพินระหว่างและหลังการรีเซ็ตจะเหมือนกับชื่อพินจริง

S

ซัพพลายพิน

I

ป้อนเฉพาะพิน

O

ขาออกเท่านั้น

ไอ/โอ

ขาอินพุต/เอาท์พุต

A

พินแบบอนาล็อกหรือระดับพิเศษ

FT(U/D/PD) I/O ทนทานต่อแรงดันไฟ 5 V (พร้อมการดึงขึ้น / ดึงลง / การดึงลงที่ตั้งโปรแกรมได้)

ดีดีอาร์

1.5 V, 1.35 V หรือ 1.2 VI/O สำหรับอินเทอร์เฟซ DDR3, DDR3L, LPDDR2/LPDDR3

A

สัญญาณอนาล็อก

ร.ส.ท.

รีเซ็ตพินด้วยตัวต้านทานดึงขึ้นอ่อน

_ฟ(1) _ก(2) _ยู(3) _ช(4)

ตัวเลือกสำหรับ FT I/O ตัวเลือก I2C FM+ ตัวเลือกอะนาล็อก (จัดหาโดย VDDA สำหรับส่วนอะนาล็อกของ I/O) ตัวเลือก USB (จัดหาโดย VDD3V3_USBxx สำหรับส่วน USB ของ I/O) เอาท์พุตความเร็วสูงสำหรับ VDD ทั่วไป 1.8V (สำหรับ SPI, SDMMC, QUADSPI, TRACE)

_วีเอช(5)

ตัวเลือกความเร็วสูงมากสำหรับ VDD ทั่วไป 1.8V (สำหรับ ETH, SPI, SDMMC, QUADSPI, TRACE)

เว้นแต่จะระบุไว้เป็นอย่างอื่นโดยหมายเหตุ I/O ทั้งหมดจะถูกตั้งค่าเป็นอินพุตแบบลอยตัวในระหว่างและหลังการรีเซ็ต

ฟังก์ชั่นที่เลือกผ่านรีจิสเตอร์ GPIOx_AFR

ฟังก์ชั่นที่เลือก/เปิดใช้งานได้โดยตรงผ่านรีจิสเตอร์รอบข้าง

1. โครงสร้าง I/O ที่เกี่ยวข้องในตารางที่ 7 คือ FT_f, FT_fh, FT_fvh 2. โครงสร้าง I/O ที่เกี่ยวข้องในตารางที่ 7 คือ FT_a, FT_ha, FT_vha 3. โครงสร้าง I/O ที่เกี่ยวข้องในตารางที่ 7 คือ FT_u 4. โครงสร้าง I/O ที่เกี่ยวข้องในตารางที่ 7 คือ FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. โครงสร้าง I/O ที่เกี่ยวข้องในตารางที่ 7 คือ FT_vh, FT_vha, FT_fvh

52/219

DS13875 เรฟ 5

STM32MP133C/F

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

หมายเลขพิน

ตารางที่ 7. คำจำกัดความลูกบอล STM32MP133C/F

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
บี2ดี1บี3บี1จี6ซี2
ซี3 อี2 ซี3 เอฟ6 ดี4 อี7 อี4 อี1 บี1
ซีทูจี2ดี7
C1 G3 C1

วีดีดีคอร์ เอส

–

PA9

อินพุต/เอาต์พุต FT_h

วีเอสเอส วีดีดี

S

–

S

–

PE11

อิน/โอ FT_vh

พีเอฟ5

อินพุต/เอาต์พุต FT_h

พีดี3

อิน/โอ FT_f

PE14

อินพุต/เอาต์พุต FT_h

วีดีดีซีพียู

S

–

พีดี0

ไอโอเอฟที

พีเอช12

อินพุต/เอาต์พุต FT_fh

พีบี6

อินพุต/เอาต์พุต FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(บูต)

–

–

–

–

ทิม1_ช2,

USART2_CTS/USART2_NSS,

ซาอิ1_ดี2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(บูต)/FMC_AD8

–

การติดตาม12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

ทิม2_ช1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

ควอดสปีชีส์_BK1_เอ็นซีเอส

ควอดสปีค2_ไอโอ2

FMC_D11(บูต)/FMC_AD11

–

–

SAI1_MCLK_เอ, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(บูต)/FMC_AD2

USART2_TX, TIM5_CH3,

ดีเอฟเอสดีเอ็ม1_CKIN1, I2C3_SCL

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

เอฟเอ็มซี_เอ6

ติดตาม6, TIM16_CH1N,

ทิม4_CH1, ทิม8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

อีทีเอช2_เอ็มดีโอ, เอฟเอ็มซี_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 เรฟ 5

53/219
97

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

STM32MP133C/F

หมายเลขพิน

ตารางที่ 7 คำจำกัดความลูกบอล STM32MP133C/F (ต่อ)

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
อี1 จี5 เอฟ2 จี5 เอช3 เอฟ1 เอ็ม8 – เอ็ม5

วีเอสเอสวีดีดีดี พีดี6 พีเอช8 พีบี8
PA12 VDDCPU
พีเอช2 วีเอสเอส พีดี11
PG9 PF8 วีดีดี

S

–

S

–

ไอโอเอฟที

อินพุต/เอาต์พุต FT_fh

อิน/โอ FT_f

อินพุต/เอาต์พุต FT_h

S

–

อินพุต/เอาต์พุต FT_h

S

–

อินพุต/เอาต์พุต FT_h

อิน/โอ FT_f

อินพุต/เอาต์พุต FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (บูต)

ติดตาม9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

เอฟเอ็มซี_เอ8, เอชดีพี2

ทิม16_CH1, ทิม4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

อูอาร์ต4_RX, SAI1_D1,

FMC_D13(บูต)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

อีทีเอช2_เอ็มไอ_อาร์เอ็กซ์_ดีวี/อีทีเอช2_

รีจีเอ็มไอ_RX_CTL/ETH2_RMII_

ซีอาร์เอสดีวี, เอฟเอ็มซีเอ7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0 (บูต)

–

ETH2_MII_CRS,

อีทีเอช1_เอ็มไอไอ_ซีอาร์เอส, เอฟเอ็มซี_NE4,

ETH2_RGMII_CLK125

–

–

LPTIMM2_IN2, I2C4_SMBA, ลิมิต

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

ควอดสปีค1_ไอโอ2

ETH2_RGMII_CLK125,

FMC_CLE(บูต)/FMC_A16,

UART7_RX

ดีบีทีอาร์จีโอ, I2C2_SDA,

–

อินเทอร์เฟซผู้ใช้

FMC_NCE(บูต)

ทิม16_CH1N, ทิม4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0 (บูต)

–

–

–
–
WKUP1
–

54/219

DS13875 เรฟ 5

STM32MP133C/F

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

หมายเลขพิน

ตารางที่ 7 คำจำกัดความลูกบอล STM32MP133C/F (ต่อ)

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

เอฟ3 เจ3 เอช5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 g1 H9 J5

พีจี8

อินพุต/เอาต์พุต FT_h

วีดีดีซีพียูพีจี5

S

–

อินพุต/เอาต์พุต FT_h

พีจี15

อินพุต/เอาต์พุต FT_h

พีจี10

อินพุต/เอาต์พุต FT_h

วีเอสเอส

S

–

พีเอฟ10

อินพุต/เอาต์พุต FT_h

วีดีดีคอร์ เอส

–

พีเอฟ6

อิน/โอ FT_vh

วีเอสเอส วีดีดี

S

–

S

–

พีเอฟ9

อินพุต/เอาต์พุต FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

ควอดสปีค2_ไอโอ2

ควอดสปีค1_ไอโอ3

เอฟเอ็มซี_เอ็นอี2, อีทีเอช2_ซีแอลเค

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, ควอดสปีกเกอร์_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (บูต)

เอฟเอ็มซี_เอ็นอี3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK (บูต)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX (บูต)

–

ควอดสปีกเกอร์_BK1_IO2, ETH2_MII_TX_EN/ETH2_

รีจีเอ็มไอ_ทีเอ็กซ์_ซีทีแอล/อีทีเอช2_อาร์เอ็มไอ_

TX_EN

–

–

–

–

ทิม17_CH1N, ทิม1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1 (บูต)

ควอดสปีค2_ไอโอ3, FMC_A9

TAMP_อิน4
–
TAMP_IN1 –

DS13875 เรฟ 5

55/219
97

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

STM32MP133C/F

หมายเลขพิน

ตารางที่ 7 คำจำกัดความลูกบอล STM32MP133C/F (ต่อ)

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
เอช1เอช7เค3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 วีเอสเอส PH7
พีเอช11
PD13 VDD_PLL เทียบกับ PLL
PI3พีซี13

อินพุต/เอาต์พุต FT_h

S

–

อินพุต/เอาต์พุต FT_h

S

–

อินพุต/เอาต์พุต FT_fh

อินพุต/เอาต์พุต FT_fh

อินพุต/เอาต์พุต FT_h

S

–

S

–

ไอโอเอฟที

ไอโอเอฟที

SPI5_มิโซ, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

ควอดสปีชีส์_BK2_เอ็นซีเอส

เอฟเอ็มซี_เอ็นซีอี2, เอฟเอ็มซี_เอ25

–

–

–

RT_OUT2, SAI1_D1, รูท_เอาท์XNUMX

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS (บูต)

อีทีเอช2_เอ็มดีโอ,เอฟเอ็มซี_เอ6

TAMP_อิน7

–

–

–

SAI2_FS_บี, I2C3_SDA,

SPI5_SCK,

–

ควอดสปีกเกอร์_BK2_IO3, ETH2_MII_TX_CLK

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_เอ,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_ซีแอลเค/ETH2_

RGMII_RX_CLK/ETH2_RMII_

อ้างอิง_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

ทิม8_ช2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, ควอดสปีกเกอร์_BK1_IO3,

–

ควอดสปีค2_ไอโอ2

เอฟเอ็มซี_เอ18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_อิน4/ตAMP_

อีทีเอช 1_เอ็มไอ_อาร์เอ็กซ์_อีอาร์

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, ทีAMP_อิน1/ตAMP_

OUT2, WKUP3

56/219

DS13875 เรฟ 5

STM32MP133C/F

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

หมายเลขพิน

ตารางที่ 7 คำจำกัดความลูกบอล STM32MP133C/F (ต่อ)

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

เจ3เจ4เอ็น5

PI2

ไอโอเอฟที

(1)

SPDIFRX_IN2

TAMP_อิน3/ตAMP_ ออก 4, ดับเบิ้ลยูเคยูพี 5

เค5 เอ็น4 พี4

PI1

ไอโอเอฟที

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ ลีสโก
TAMP_อิน2/ตAMP_ ออก 3, ดับเบิ้ลยูเคยูพี 4

เอฟ13 แอลทู ยู2

วีเอสเอส

S

–

–

–

–

เจทู เจ2 แอลทู

ว.บ

S

–

–

–

–

ล4 น3 พี5

PI0

ไอโอเอฟที

(1)

SPDIFRX_IN0

TAMP_อิน8/ตAMP_ ออก 1

K2 M2

L3

พีซี15OSC32_เอาท์

ไอ/โอ

FT

(1)

–

OSC32_OUT

เอฟ15เอ็น2ยู16

วีเอสเอส

S

–

–

–

–

เค1เอ็ม1เอ็ม2

PC14OSC32_ใน

ไอ/โอ

FT

(1)

–

OSC32_IN

จี7 อี3 วี16

วีเอสเอส

S

–

–

–

–

เอช 9 เค 6 เอ็น 15 วีดีดีซี คอร์ เอส

–

–

–

–

เอ็ม10 เอ็ม4 เอ็น9

วีดีดี

S

–

–

–

–

จี8 อี6 ดับเบิลยู16

วีเอสเอส

S

–

–

–

–

USART2_RX,

แอล2พี3เอ็น2

พีเอฟ4

อินพุต/เอาต์พุต FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

เอฟเอ็มซี_เอ0

MCO1, SAI2_MCLK_เอ,

TIM8_BKIN2, I2C4_SDA,

SPI5_มิโซ, SAI2_CK1,

เอ็มทู เจ2 พีทู

PA8

อิน/โอ FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

อีทีเอช2_เอ็มไอ_อาร์เอ็กซ์ดี3/อีทีเอช2_

รีจีเอ็มไอ_RXD3, เอฟเอ็มซี_เอ21

การติดตาม TIM2_ETR

I2C4_SCL, SPI5_MOSI,

SAI1_FS_บี,

แอล1 ที1 เอ็น1

PE2

อินพุต/เอาต์พุต FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

อีทีเอช2_เอ็มไอ_อาร์เอ็กซ์ดี1/อีทีเอช2_

RGMI_RXD1/ETH2_RMII_ ภาษาไทย:

เอฟเอ็มซี_เอ1

DS13875 เรฟ 5

57/219
97

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

STM32MP133C/F

หมายเลขพิน

ตารางที่ 7 คำจำกัดความลูกบอล STM32MP133C/F (ต่อ)

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

เอ็มทู เจ1 พีทู

พีเอฟ7

อิน/โอ FT_vh –

เอ็ม3อาร์1อาร์2

พีจี11

อิน/โอ FT_vh –

แอล3 เจ6 เอ็น3

พีเอช6

อิน/โอ FT_fh –

เอ็นทูพี2อาร์4

พีจี1

อิน/โอ FT_vh –

เอ็ม11-เอ็น12

วีดีดี

S

–

–

เอ็น1 อาร์2 ที2

PE6

อิน/โอ FT_vh –

P1 P1 T3 PH0-OSC_IN อินพุท

–

จี9 ยู1 เอ็น11

วีเอสเอส

S

–

–

P2 P2 U2 PH1-OSC_OUT อินพุต/เอาต์พุต

–

อาร์ทู ทีทู อาร์2

พีเอช3

อิน/โอ FT_fh –

เอ็ม5 แอล5 ยู3 VSS_ANA เอส

–

–

TIM17_CH1, UART7_TX(บูต)
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
ควอดสปีกเกอร์_RGMII_RXD2
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_เข้า OSC_ออก –

58/219

DS13875 เรฟ 5

STM32MP133C/F

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

หมายเลขพิน

ตารางที่ 7 คำจำกัดความลูกบอล STM32MP133C/F (ต่อ)

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

ล5 ยู2 ดับเบิ้ลยู1

พีจี3

อิน/โอ FT_fvh –

ชิป TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, ETH2_RGMII_GTX_CLK
อีทีเอช1_เอ็มดีโอ,เอฟเอ็มซี_เอ13

M4 L4 V2 VDD_ANA เอส

–

–

–

อาร์วัน ยู1 วี3

พีจี2

ไอโอเอฟที

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

ที1 แอล6 ดับเบิลยู2

พีจี12

ไอโอเอฟที

LPTIM1_IN1, SAI2_SCK_เอ,

ซาอิ2_ซีเค2,

USART6_RTS/USART6_DE,

USART3_ซีทีเอส

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

อีทีเอช2_เอ็มไอ_อาร์เอ็กซ์_ดีวี/อีทีเอช2_

รีจีเอ็มไอ_RX_CTL/ETH2_RMII_

CRS_ดีวี

เอฟ7พี6อาร์5

วีดีดี

S

–

–

–

จี10 อี8 ที1

วีเอสเอส

S

–

–

–

เอ็นทรี อาร์ทรี วี3

MCO1, USART2_ซีเค,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

พีดี7

อินพุต/เอาต์พุต FT_fh

–

ภาษาไทย: ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

อ้างอิง_CLK,

ควอดสปีค1_ไอโอ2

เอฟเอ็มซี_เอ็นอี1

พี3 เค7 ที4

PA13

ไอโอเอฟที

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON เปิดอยู่

–

–

ต2 น5 ย1

PA11

อิน/โอ FT_f

ทิม1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

อีทีเอช2_เอ็มไอ_อาร์เอ็กซ์ดี1/อีทีเอช2_

RGMI_RXD1/ETH2_RMII_ ภาษาไทย:

RXD1, ETH1_CLK,

อีทีเอช2_ซีแอลเค

เอ็น5เอ็ม6เอเอ2

พีบี11

TIM2_CH4, LPTIM1_ออก

I2C5_SMBA, USART3_RX,

อิน/โอ FT_vh –

ETH1_MII_TX_EN/ETH1_

รีจีเอ็มไอ_ทีเอ็กซ์_ซีทีแอล/อีทีเอช1_อาร์เอ็มไอ_

TX_EN

–
–
–
บูทเฟลน –
–

DS13875 เรฟ 5

59/219
97

พินเอาต์ คำอธิบายพิน และฟังก์ชันอื่น ๆ

STM32MP133C/F

หมายเลขพิน

ตารางที่ 7 คำจำกัดความลูกบอล STM32MP133C/F (ต่อ)

ฟังก์ชั่นลูกบอล

ชื่อพิน (ฟังก์ชั่นหลัง
รีเซ็ต)

ฟังก์ชันทางเลือก

ฟังก์ชั่นเพิ่มเติม

แอลเอฟบีจีเอ289 ทีเอฟบีจีเอ289 ทีเอฟบีจีเอ320
โครงสร้าง I/O ชนิดพิน
หมายเหตุ

พี4 ยู4

Y2

PF14(เจทีเคเค/สว.ซีแอลเค)

ไอ/โอ

FT

(2)

ยู3 แอล7 วาย3

PA0

อิน/โอ FT_a –

เจทีซีเค/สว.ค.ล.
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
การกำหนดค่าเริ่มต้นของ ETH1_MII_CRS

เอ็น6 ที3 ดับเบิลยู 4

พีเอฟ13

TIM2_ETR, SAI1_MCLK_B,

อิน/โอ FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

จี11 อี10 พี7

เอฟทู –

–

อาร์4 เค8 เอเอ3

พี5 อาร์5 วาย4 ยู4 เอ็ม7 วาย5

วีเอสเอส VDD PA1
PA2
PA5

S

–

S

–

อิน/โอ FT_a

อิน/โอ FT_เอ อิน/โอ FT_เอ

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ภาษาไทย: ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_ออก

ETH2_PPS_ออก

ที3 ที4 ดับเบิลยู5

SAI1_SCK_เอ, SAI1_CK2,

พีซี0

อิน/โอ FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

ที4 เจ 9 เอเอ 4
R6 ยู6 ดับเบิ้ลยู พี7 ยู7 ยู5 พี8 ที6 วี6

พีเอฟ12

อินพุต/เอาต์พุต FT_vha –

วีเรฟ+

S

–

–

วี.ดี.เอ

S

–

–

วีเอฟ-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, ทีAMP_อิน3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 เรฟ 5

STM3

เอกสาร / แหล่งข้อมูล

STMicroelectronics STM32MP133C F MPU 32 บิต Arm Cortex-A7 1GHz [พีดีเอฟ] คู่มือการใช้งาน STM32MP133C F 32 บิต Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32 บิต Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

อ้างอิง

• คู่มือการใช้งาน