คู่มือผู้ใช้ตัวรับ MICROCHIP UG0877 SLVS-EC สำหรับ Polar Fire FPGA

ประวัติการแก้ไข

ประวัติการแก้ไขจะอธิบายการเปลี่ยนแปลงที่เกิดขึ้นในเอกสาร การเปลี่ยนแปลงจะแสดงตามการแก้ไข โดยเริ่มจากสิ่งพิมพ์ปัจจุบัน

การแก้ไขครั้งที่ 4.0
ต่อไปนี้คือบทสรุปของการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไข 4.0 ของเอกสารนี้

• แทนที่ รูปที่ 2 หน้า 2, รูปที่ 3 หน้า 3, รูปที่ 8 หน้า 6 และรูปที่ 9 หน้า 7
• ลบส่วนที่ส่ง PLL ออก หน้า 4
• อัปเดตตารางที่ 1 หน้า 3, ตารางที่ 3 หน้า 7, ตารางที่ 4 หน้า 7 และตารางที่ 5 หน้า 8
• อัปเดตส่วน PLL สำหรับการสร้างนาฬิกาพิกเซล หน้า 4
• อัปเดตส่วนที่กำหนดค่าพารามิเตอร์ หน้า 7

การแก้ไขครั้งที่ 3.0
ต่อไปนี้คือบทสรุปของการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไข 3.0 ของเอกสารนี้

• SLVS-EC IP หน้า 2
• ตารางที่ 3 ในหน้า 7

การแก้ไขครั้งที่ 2.0
ต่อไปนี้คือบทสรุปของการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไข 2.0 ของเอกสารนี้

• SLVS-EC IP หน้า 2
• การกำหนดค่าเครื่องรับส่งสัญญาณ หน้า 3
• ตารางที่ 3 ในหน้า 7

การแก้ไขครั้งที่ 1.0
การแก้ไข 1.0 เป็นการเผยแพร่ครั้งแรกของเอกสารนี้

SLVS-EC ไอพี

SLVS-EC คืออินเทอร์เฟซความเร็วสูงของ Sony สำหรับเซ็นเซอร์ภาพ CMOS ความละเอียดสูงรุ่นใหม่ มาตรฐานนี้ทนต่อการเบี่ยงเบนจากเลนหนึ่งไปอีกเลนได้เนื่องจากเทคโนโลยีสัญญาณนาฬิกาในตัว ทำให้การออกแบบระดับบอร์ดเป็นเรื่องง่ายในแง่ของการส่งข้อมูลความเร็วสูงและระยะไกล คอร์ SLVS-EC Rx IP มอบอินเทอร์เฟซ SLVS-EC สำหรับ PolarFire FPGA เพื่อรับข้อมูลเซ็นเซอร์ภาพ IP รองรับความเร็วสูงสุด 4.752 Gbps คอร์ IP รองรับสองเลน สี่เลน และแปดเลนสำหรับการกำหนดค่า RAW 8, RAW 10 และ RAW 12 รูปภาพต่อไปนี้แสดงไดอะแกรมระบบสำหรับโซลูชันกล้อง SLVS-EC

รูปที่ 1 • ไดอะแกรมบล็อก IP ของ SLVS-EC

ทรานซีฟเวอร์ Polar Fire® ใช้เป็นอินเทอร์เฟซ PHY สำหรับเซ็นเซอร์ SLVS-EC เนื่องจากอินเทอร์เฟซ SLVS-EC ใช้เทคโนโลยีนาฬิกาฝังตัว นอกจากนี้ยังใช้การเข้ารหัส 8b10b ซึ่งสามารถกู้คืนได้โดยใช้ทรานซีฟเวอร์ PolarFire FPGA PolarFire มีช่องทรานซีฟเวอร์พลังงานต่ำ 24 Gbps สูงสุด 12.7 ช่อง ช่องทางทรานซีฟเวอร์เหล่านี้สามารถกำหนดค่าเป็นช่องทางตัวรับ PHY ของ SLVS-EC ได้ ดังที่แสดงในรูปก่อนหน้า เอาต์พุตของทรานซีฟเวอร์เชื่อมต่อกับคอร์ IP SLVS-EC Rx

โซลูชันตัวรับ SLVS-EC
รูปภาพต่อไปนี้แสดงการนำการออกแบบระดับสูงสุดของซอฟต์แวร์ Libero SoC ไปใช้งาน SLVS-EC IP และส่วนประกอบที่จำเป็นสำหรับโซลูชันตัวรับ SLVS-EC

รูปที่ 2 • SLVS-EC IP SmartDesign

การกำหนดค่าเครื่องรับส่งสัญญาณ
รูปต่อไปนี้แสดงการกำหนดค่าอินเทอร์เฟซเครื่องรับส่งสัญญาณ

รูปที่ 3 • ตัวกำหนดค่าอินเทอร์เฟซเครื่องรับส่งสัญญาณ

สามารถกำหนดค่าเครื่องรับส่งสัญญาณให้เป็น 2 หรือ 4 เลนได้ นอกจากนี้ ยังสามารถตั้งค่าความเร็วของเครื่องรับส่งสัญญาณเป็น "อัตราข้อมูลของเครื่องรับส่งสัญญาณ" ได้ด้วย อินเทอร์เฟซ SLVS-EC รองรับบอดเรท 2 อัตราตามที่แสดงไว้ในตารางต่อไปนี้

ตาราง 1 • อัตราบอด SLVS-EC

บอดเกรด	อัตราบอดเรทเป็น Mbps
1	1188
2	2376
3	4752

PLL สำหรับการสร้างนาฬิกาพิกเซล
จำเป็นต้องมี PLL เพื่อสร้างนาฬิกาพิกเซลจากนาฬิกา Fabric ที่สร้างโดยเครื่องรับส่งสัญญาณ ซึ่งก็คือ LANE0_RX_CLOCK ต่อไปนี้คือสูตรในการสร้างนาฬิกาพิกเซล
คล็อกพิกเซล = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
กำหนดค่า PF_CCC สำหรับ RAW 8 ตามที่แสดงในรูปต่อไปนี้

รูปที่ 4 • วงจรปรับสภาพนาฬิกา

คำอธิบายการออกแบบ
รูปต่อไปนี้แสดงโครงสร้างรูปแบบเฟรม SLVS-EC

รูปที่ 5 • โครงสร้างรูปแบบเฟรม SLVS-EC

ส่วนหัวของแพ็กเก็ตประกอบด้วยข้อมูลเกี่ยวกับสัญญาณเริ่มต้นและสิ้นสุดของเฟรมพร้อมกับบรรทัดที่ถูกต้อง รหัสควบคุม PHY จะถูกเพิ่มไว้เหนือส่วนหัวของแพ็กเก็ตเพื่อสร้างแพ็กเก็ต SLVS-EC ตารางต่อไปนี้จะแสดงรหัสควบคุม PHY ต่างๆ ที่ใช้ในโปรโตคอล SLVS-EC

ตาราง 2 • รหัสควบคุม PHY

รหัสควบคุม PHY 8b10b การรวมสัญลักษณ์
รหัสเริ่มต้น ก.28.5 – ก.27.7 – ก.28.2 – ก.27.7
รหัสสิ้นสุด ก.28.5 – ก.29.7 – ก.30.7 – ก.29.7
รหัสแพด ก.23.7 – ก.28.4 – ก.28.6 – ก.28.3
รหัสซิงค์ ก.28.5 – ด.10.5 – ด.10.5 – ด.10.5
รหัสว่าง ด.00.0 – ด.00.0 – ด.00.0 – ด.00.0

แกน IP RX SLVS-EC
ส่วนนี้จะอธิบายรายละเอียดการใช้งานฮาร์ดแวร์ของ SLVS-EC Receiver IP รูปภาพต่อไปนี้แสดงโซลูชันตัวรับสัญญาณ Sony SLVS-EC ซึ่งประกอบด้วย Polar Fire SLVS-EC RX IP โดย IP นี้ใช้ร่วมกับบล็อคอินเทอร์เฟซทรานซีฟเวอร์ Polar Fire รูปภาพต่อไปนี้แสดงบล็อคภายในของ SLVS-EC Rx IP

รูปที่ 6 • บล็อกภายในของ SLVS-EC RX IP

เครื่องมือจัดตำแหน่ง
โมดูลนี้รับข้อมูลจากบล็อกทรานซีฟเวอร์ PolarFire และจัดเรียงตามรหัสซิงค์ โมดูลนี้จะค้นหารหัสซิงค์ในไบต์ที่ได้รับจากทรานซีฟเวอร์และล็อคตามขอบเขตไบต์

สลวีเซค_ฟี_อาร์เอ็กซ์
โมดูลนี้รับข้อมูลจากตัวจัดตำแหน่งและถอดรหัสแพ็กเก็ต SLVS PHY ที่เข้ามา โมดูลนี้จะผ่านลำดับการซิงโครไนซ์ จากนั้นจึงสร้างสัญญาณ pkt_en โดยเริ่มจากโค้ดเริ่มต้นและสิ้นสุดที่โค้ดสิ้นสุด โมดูลนี้ยังลบโค้ด PAD ออกจากแพ็กเก็ตข้อมูลและส่งข้อมูลไปยังโมดูลถัดไปซึ่งก็คือ slvsrx_decoder

ตัวถอดรหัส slvsrx
โมดูลนี้รับข้อมูลจากโมดูล slvsec_phy_rx และแยกข้อมูลพิกเซลจากเพย์โหลด โมดูลนี้แยกพิกเซลสี่พิกเซลต่อนาฬิกาต่อเลนและส่งไปยังเอาต์พุต โมดูลสร้างสัญญาณที่ถูกต้องของเส้นสำหรับเส้นที่ใช้งานเพื่อตรวจสอบข้อมูลวิดีโอที่ใช้งาน โมดูลยังสร้างสัญญาณที่ถูกต้องของเฟรมโดยดูที่บิตเริ่มต้นของเฟรมและบิตสิ้นสุดของเฟรมในส่วนหัวของแพ็กเก็ตของแพ็กเก็ต SLVS-EC

FSM พร้อมสถานะการถอดรหัสข้อมูล
รูปต่อไปนี้แสดง FSM สำหรับ SLVS-EC RX IP

รูปที่ 7 • FSM สำหรับ SLVS-EC RX IP

การกำหนดค่า IP ตัวรับ SLVS-EC
รูปต่อไปนี้แสดงตัวกำหนดค่า IP ของตัวรับ SLVS-EC

รูปที่ 8 • ตัวกำหนดค่า IP ตัวรับ SLVS-EC

พารามิเตอร์การกำหนดค่า
ตารางต่อไปนี้แสดงคำอธิบายของพารามิเตอร์การกำหนดค่าที่ใช้ในการใช้งานฮาร์ดแวร์ของบล็อก IP ตัวรับ SLVS-EC พารามิเตอร์เหล่านี้เป็นพารามิเตอร์ทั่วไปและอาจแตกต่างกันไปตามข้อกำหนดของแอปพลิเคชัน

ตารางที่ 3 • พารามิเตอร์การกำหนดค่า

ชื่อคำอธิบาย
ความกว้างของข้อมูล ความกว้างข้อมูลพิกเซลอินพุต รองรับ RAW 8, RAW 10 และ RAW 12
LANE_WIDTH จำนวน ของเลน SLVS-EC รองรับ 2 เลน 4 เลน และ 8 เลน
บัฟ_ความลึก ความลึกของบัฟเฟอร์ จำนวนพิกเซลที่ใช้งานในสายวิดีโอที่ใช้งาน

สามารถคำนวณความลึกของบัฟเฟอร์ได้โดยใช้สมการต่อไปนี้:
BUFF_DEPTH = เพดาน ((ความละเอียดแนวนอน * ความกว้าง RAW) / (32 * ความกว้างเลน))
Examp: ความกว้าง RAW = 8, ความกว้างเลน = 4 และความละเอียดแนวนอน = 1920 พิกเซล
BUFF_DEPTH = เพดาน ((1920 * 8)/ (32* 4)) = 120

อินพุตและเอาต์พุต
ตารางต่อไปนี้แสดงพอร์ตอินพุตและเอาต์พุตของพารามิเตอร์การกำหนดค่า IP ของ SLVS-EC RX

ตารางที่ 4 • พอร์ตอินพุตและเอาต์พุต

ชื่อสัญญาณ	ทิศทาง	ความกว้าง	คำอธิบาย
เลน#_RX_CLK	ป้อนข้อมูล	1	กู้คืนนาฬิกาจากเครื่องรับส่งสัญญาณสำหรับเลนนั้นโดยเฉพาะ
เลน#_RX_พร้อมแล้ว	ป้อนข้อมูล	1	สัญญาณพร้อมข้อมูลสำหรับเลน
เลน#_RX_VALID	ป้อนข้อมูล	1	สัญญาณข้อมูลที่ถูกต้องสำหรับเลน
เลน#_RX_DATA	ป้อนข้อมูล	32	เลนกู้ข้อมูลจากเครื่องรับส่งสัญญาณ
LINE_VALID_โอ	เอาท์พุต	1	สัญญาณข้อมูลที่ถูกต้องสำหรับพิกเซลที่ใช้งานในบรรทัด
เฟรม_VALID_O	เอาท์พุต	1	สัญญาณที่ถูกต้องสำหรับเส้นที่ใช้งานในเฟรม
ข้อมูลออก	เอาท์พุต	DATA_WIDTH*ความกว้างของเลน*4	เอาท์พุตข้อมูลพิกเซล

ไดอะแกรมกำหนดเวลา
รูปต่อไปนี้แสดงไดอะแกรมเวลา IP ของ SLVS-EC

รูปที่ 9 • ไดอะแกรมกำหนดเวลา IP ของ SLVS-EC

การใช้ทรัพยากร
ตารางต่อไปนี้แสดงการใช้ทรัพยากรของ asampแกนตัวรับ SLVS-EC ที่ใช้งานใน FPGA PolarFire (แพ็คเกจ MPF300TS-1FCG1152I) สำหรับ RAW 8 เลนและสี่เลน และการกำหนดค่าความละเอียดแนวนอน 1920

ตารางที่ 5 • การใช้ทรัพยากร

องค์ประกอบ	การใช้งาน
DFF	3001
LUT 4 อินพุต	1826
LSRAM	16

เอกสาร / แหล่งข้อมูล

ไมโครชิพ UG0877 SLVS-EC ตัวรับสำหรับ PolarFire FPGA [พีดีเอฟ] คู่มือการใช้งาน UG0877, UG0877 ตัวรับ SLVS-EC สำหรับ PolarFire FPGA, ตัวรับ SLVS-EC สำหรับ PolarFire FPGA, ตัวรับสำหรับ PolarFire FPGA, PolarFire FPGA

อ้างอิง

• คู่มือการใช้งาน