MICROCHIP RTG4 FPGAs คู่มือการออกแบบและเค้าโครงบอร์ด คู่มือผู้ใช้

ภาคผนวกนี้ AC439: แนวทางการออกแบบและเค้าโครงบอร์ดสำหรับแอปพลิเคชัน RTG4 FPGA ให้ข้อมูลเสริม เพื่อเน้นย้ำว่าแนวทางการจับคู่ความยาว DDR3 ที่เผยแพร่ในการแก้ไข 9 หรือใหม่กว่ามีความสำคัญเหนือกว่าโครงร่างบอร์ดที่ใช้สำหรับชุดพัฒนา RTG4™ ในตอนแรก ชุดพัฒนา RTG4 มีเฉพาะใน Engineering Silicon (ES) เท่านั้น หลังจากการเปิดตัวครั้งแรก ชุดอุปกรณ์ดังกล่าวได้รับการเติมด้วยอุปกรณ์การผลิต RTG1 เกรดความเร็วมาตรฐาน (STD) และอุปกรณ์การผลิต RTG4 เกรดความเร็ว -4 หมายเลขชิ้นส่วน RTG4-DEV-KIT และ RTG1-DEV-KIT-1 มาพร้อมกับอุปกรณ์เกรดความเร็ว STD และอุปกรณ์เกรดความเร็ว -XNUMX ตามลำดับ

นอกจากนี้ ภาคผนวกนี้ยังมีรายละเอียดเกี่ยวกับลักษณะการทำงานของ I/O ของอุปกรณ์สำหรับลำดับการเปิดเครื่องและการปิดเครื่องต่างๆ ตลอดจนการยืนยัน DEVRST_N ระหว่างการทำงานปกติ

การวิเคราะห์เค้าโครงบอร์ด RTG4-DEV-KIT DDR3

ชุดพัฒนา RTG4 ใช้ข้อมูล 32 บิตและอินเทอร์เฟซ ECC DDR4 3 บิตสำหรับแต่ละตัวควบคุม RTG4 FDDR ในตัวและบล็อก PHY (FDDR ตะวันออกและตะวันตก) อินเทอร์เฟซได้รับการจัดระเบียบทางกายภาพเป็นเลนข้อมูลห้าไบต์

ชุดนี้เป็นไปตามรูปแบบการกำหนดเส้นทางทันทีตามที่อธิบายไว้ในส่วนแนวทางเค้าโครง DDR3 ของ AC439: แนวทางการออกแบบบอร์ดและเค้าโครงสำหรับหมายเหตุการใช้งาน RTG4 FPGA อย่างไรก็ตาม เนื่องจากชุดพัฒนานี้ได้รับการออกแบบก่อนที่จะเผยแพร่บันทึกการใช้งาน จึงไม่เป็นไปตามแนวทางการจับคู่ความยาวที่อัปเดตที่อธิบายไว้ในบันทึกการใช้งาน ในข้อกำหนดจำเพาะของ DDR3 มีขีดจำกัด +/- 750 ps ในความเบ้ระหว่าง data strobe (DQS) และ DDR3 clock (CK) บนอุปกรณ์หน่วยความจำ DDR3 แต่ละตัวในระหว่างธุรกรรมการเขียน (tDQSS)

เมื่อปฏิบัติตามแนวทางการจับคู่ความยาวใน AC439 revision 9 หรือเวอร์ชันที่ใหม่กว่าของบันทึกการใช้งาน เค้าโครงบอร์ด RTG4 จะตรงตามขีดจำกัด tDQSS สำหรับอุปกรณ์ระดับความเร็วทั้ง -1 และ STD ตลอดกระบวนการทั้งหมด ฉบับที่tagช่วงการทำงานของ e และอุณหภูมิ (PVT) ที่รองรับโดยอุปกรณ์การผลิต RTG4 ซึ่งทำได้โดยการแยกตัวประกอบในเอาต์พุตกรณีที่แย่ที่สุดระหว่าง DQS และ CK ที่พิน RTG4 โดยเฉพาะอย่างยิ่ง เมื่อใช้ตัวควบคุม RTG4 FDDR ในตัวพร้อม PHY นั้น DQS นำไปสู่ CK สูงสุด 370 ps สำหรับอุปกรณ์เกรดความเร็ว -1 และ DQS นำไปสู่ CK สูงสุด 447 ps สำหรับอุปกรณ์เกรดความเร็ว STD ในสภาวะที่เลวร้ายที่สุด

จากการวิเคราะห์ที่แสดงในตาราง 1-1 RTG4-DEV-KIT-1 ตรงตามขีดจำกัด tDQSS ที่อุปกรณ์หน่วยความจำแต่ละตัว ในสภาวะการทำงานที่แย่ที่สุดสำหรับ RTG4 FDDR อย่างไรก็ตาม ดังที่แสดงในตารางที่ 1-2 โครงร่าง RTG4-DEV-KIT ที่ติดตั้งอุปกรณ์ RTG4 เกรดความเร็ว STD ไม่ตรงตาม tDQSS สำหรับอุปกรณ์หน่วยความจำตัวที่สี่และห้าในโทโพโลยีแบบ fly-by ในกรณีที่การทำงานแย่ที่สุด เงื่อนไขสำหรับ RTG4 FDDR โดยทั่วไป RTG4-DEV-KIT จะถูกใช้งานในสภาวะทั่วไป เช่น อุณหภูมิห้องในสภาพแวดล้อมของห้องปฏิบัติการ ดังนั้น การวิเคราะห์กรณีที่เลวร้ายที่สุดนี้ไม่สามารถใช้ได้กับ RTG4-DEV-KIT ที่ใช้ในสภาวะทั่วไป การวิเคราะห์ทำหน้าที่เป็นตัวอย่างampเหตุใดจึงเป็นสิ่งสำคัญที่จะต้องปฏิบัติตามแนวทางการจับคู่ความยาว DDR3 ที่ระบุไว้ใน AC439 เพื่อให้การออกแบบบอร์ดผู้ใช้เป็นไปตาม tDQSS สำหรับการใช้งานบนเครื่องบิน

เพื่ออธิบายเพิ่มเติมเกี่ยวกับอดีตนี้ampและสาธิตวิธีชดเชยโครงร่างบอร์ด RTG4 ด้วยตนเองซึ่งไม่ตรงตามแนวทางการจับคู่ความยาว AC439 DDR3 โดย RTG4-DEV-KIT พร้อมอุปกรณ์เกรดความเร็ว STD ยังคงสามารถตอบสนอง tDQSS ได้ที่อุปกรณ์หน่วยความจำแต่ละตัวในสภาวะที่เลวร้ายที่สุด เนื่องจาก คอนโทรลเลอร์ RTG4 FDDR ในตัวพร้อม PHY มีความสามารถในการหน่วงสัญญาณ DQS ต่อเลนไบต์ข้อมูลแบบคงที่ การเปลี่ยนแปลงแบบคงที่นี้สามารถใช้เพื่อลดการเอียงระหว่าง DQS และ CK ที่อุปกรณ์หน่วยความจำซึ่งมี tDQSS > 750 ps ดูส่วนการฝึกอบรม DRAM ใน UG0573: คู่มือผู้ใช้อินเทอร์เฟซ DDR ความเร็วสูง RTG4 FPGA สำหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้การควบคุมการหน่วงเวลาแบบคงที่ (ในรีจิสเตอร์ REG_PHY_WR_DQS_SLAVE_RATIO) สำหรับ DQS ระหว่างธุรกรรมการเขียน ค่าหน่วงเวลานี้สามารถใช้ใน Libero® SoC เมื่อสร้างอินสแตนซ์ตัวควบคุม FDDR ด้วยการกำหนดค่าเริ่มต้นอัตโนมัติโดยการแก้ไขโค้ดเริ่มต้น CoreABC FDDR ที่สร้างขึ้นอัตโนมัติ กระบวนการที่คล้ายกันนี้สามารถนำไปใช้กับโครงร่างบอร์ดผู้ใช้ซึ่งไม่ตรงตาม tDQSS ในแต่ละอุปกรณ์หน่วยความจำ

ตารางที่ 1-1. การประเมินการคำนวณ tDQSS RTG4-DEV-KIT-1 สำหรับชิ้นส่วน -1 และอินเทอร์เฟซ FDDR1

วิเคราะห์เส้นทางแล้ว	ความยาวนาฬิกา (มิล)	ความล่าช้าในการขยายสัญญาณนาฬิกา (ps)	ความยาวข้อมูล (มิล)	การขยายพันธุ์ข้อมูล ความล่าช้า (ps)	ความแตกต่างระหว่าง CLKDQS เนื่องจากการกำหนดเส้นทาง (mils)	tDQSS ที่ทุกหน่วยความจำ หลังจากบอร์ดเอียง+FPGA DQSCLK เบ้ (ps)
หน่วยความจำ FPGA-1st	2578	412.48	2196	351.36	61.12	431.12
หน่วยความจำ FPGA-2nd	3107	497.12	1936	309.76	187.36	557.36
หน่วยความจำ FPGA-3rd	3634	581.44	2231	356.96	224.48	594.48
หน่วยความจำ FPGA-4th	4163	666.08	2084	333.44	332.64	702.64
หน่วยความจำ FPGA-5th	4749	759.84	2848	455.68	304.16	674.16

บันทึก: ในกรณีที่เลวร้ายที่สุด RTG4 FDDR DDR3 DQS-CLK เอียงสำหรับอุปกรณ์ -1 คือสูงสุด 370 ps และต่ำสุด 242 ps

ตารางที่ 1-2 การประเมินการคำนวณ RTG4-DEV-KIT tDQSS สำหรับชิ้นส่วน STD และอินเทอร์เฟซ FDDR1

วิเคราะห์เส้นทางแล้ว	ความยาวนาฬิกา (มิล)	ความล่าช้าในการเผยแพร่นาฬิกา (ปล.)	ความยาวข้อมูล (มิล)	ความล่าช้าในการเผยแพร่ข้อมูล (ps)	ความแตกต่างระหว่าง CLKDQS เนื่องจากการกำหนดเส้นทาง (mils)	tDQSS ที่ทุกหน่วยความจำ หลังจากที่บอร์ดเอียง + FPGA DQSCLK เบ้ (ps)
หน่วยความจำ FPGA-1st	2578	412.48	2196	351.36	61.12	508.12
หน่วยความจำ FPGA-2nd	3107	497.12	1936	309.76	187.36	634.36
หน่วยความจำ FPGA-3rd	3634	581.44	2231	356.96	224.48	671.48
หน่วยความจำ FPGA-4th	4163	666.08	2084	333.44	332.64	779.64
หน่วยความจำ FPGA-5th	4749	759.84	2848	455.68	304.16	751.16

บันทึก: ในกรณีที่เลวร้ายที่สุด RTG4 FDDR DDR3 DQS-CLK จะเอียงสำหรับอุปกรณ์ STD คือสูงสุด 447 ps และต่ำสุด 302 ps

บันทึก: มีการใช้ประมาณการความล่าช้าในการแพร่กระจายของบอร์ดที่ 160 ps/inch ในการวิเคราะห์นี้ เช่นampไฟล์สำหรับอ้างอิง ความล่าช้าในการแพร่กระจายบอร์ดจริงสำหรับบอร์ดผู้ใช้ขึ้นอยู่กับบอร์ดเฉพาะที่กำลังวิเคราะห์

Power Sequencing

ภาคผนวกนี้ของ AC439: Board Design and Layout Guideline for RTG4 FPGA Application Note ให้ข้อมูลเพิ่มเติมเพื่อเน้นความสำคัญในการปฏิบัติตามแนวทางการออกแบบ Board ตรวจสอบให้แน่ใจว่าได้ปฏิบัติตามแนวทางเกี่ยวกับการเปิดเครื่องและปิดเครื่อง

เพิ่มพลัง

ตารางต่อไปนี้แสดงกรณีการใช้งานการเพิ่มพลังงานที่แนะนำและแนวทางการเพิ่มพลังงานที่เกี่ยวข้อง

ตารางที่ 2-1 แนวทางการเพิ่มพลัง

กรณีการใช้งาน	ข้อกำหนดลำดับ	พฤติกรรม	หมายเหตุ
DEVRST_N ยืนยันระหว่างการเปิดเครื่อง จนกว่าอุปกรณ์จ่ายไฟ RTG4 ทั้งหมดจะถึงสภาวะการใช้งานที่แนะนำ	ไม่มี r เฉพาะamp- ต้องสั่งเพิ่ม อุปทานรamp-up จะต้องเพิ่มขึ้นอย่างจำเจ	เมื่อ VDD และ VPP ถึงเกณฑ์การเปิดใช้งาน (VDD ~= 0.55V, VPP ~= 2.2V) และ DEVRST_N ถูกปล่อยออกมา ตัวนับความล่าช้าของ POR จะทำงานเป็นเวลา ~40 มิลลิวินาทีโดยทั่วไป (สูงสุด 50 มิลลิวินาที) จากนั้นการเปิดเครื่องอุปกรณ์เพื่อการทำงานจะเป็นไปตามตัวเลข 11 และ 12 (DEVRST_N PUFT) ของคู่มือผู้ใช้ตัวควบคุมระบบ (UG0576) กล่าวอีกนัยหนึ่งลำดับนี้ใช้เวลา 40 ms + 1.72036 ms (ทั่วไป) จากจุดที่ DEVRST_N ได้รับการเผยแพร่ โปรดทราบว่าการใช้ DEVRST_N ในภายหลังไม่ได้รอให้ตัวนับ POR ดำเนินการเพิ่มพลังให้กับงานด้านการทำงาน ดังนั้นลำดับนี้ใช้เวลาเพียง 1.72036 มิลลิวินาที (ทั่วไป)	ตามการออกแบบ เอาท์พุตจะถูกปิดใช้งาน (เช่น ลอยตัว) ระหว่างการเปิดเครื่อง เมื่อตัวนับ POR เสร็จสมบูรณ์ DEVRST_N จะถูกปล่อยออกมาและอุปทาน VDDI I/O ทั้งหมดถึงขีดจำกัด ~0.6V จากนั้น I/O จะถูกทดสอบโดยเปิดใช้งานการดึงขึ้นแบบอ่อน จนกว่าเอาต์พุตจะเปลี่ยนเป็นการควบคุมของผู้ใช้ ตามตัวเลข 11 และ 12 ของ UG0576 เอาต์พุตวิกฤตที่ต้องคงระดับต่ำในระหว่างการเปิดเครื่องจำเป็นต้องใช้ตัวต้านทานแบบดึงลงภายนอก 1K-ohm
DEVRST_N ดึงขึ้นไปยัง VPP และอุปกรณ์สิ้นเปลืองทั้งหมด ramp ขึ้นในช่วงเวลาใกล้เคียงกัน	VDDPLL ต้องไม่ใช่แหล่งจ่ายไฟตัวสุดท้ายสำหรับ ramp ขึ้น และต้องถึงปริมาณการใช้งานขั้นต่ำที่แนะนำtage ก่อนการจ่ายครั้งสุดท้าย (VDD หรือ VDDI) จะเริ่มต้น rampกำลังดำเนินการเพื่อป้องกันข้อผิดพลาดเอาต์พุตล็อค PLL ดูคู่มือผู้ใช้ทรัพยากรการตอกบัตร RTG4 (UG0586) สำหรับคำอธิบายวิธีใช้อินพุต CCC/PLL READY_VDDPLL เพื่อลบข้อกำหนดการจัดลำดับสำหรับแหล่งจ่ายไฟ VDDPLL ผูก SERDES_x_Lyz_VDDAIO เข้ากับแหล่งจ่ายไฟเดียวกันกับ VDD หรือตรวจสอบให้แน่ใจว่าอุปกรณ์เปิดเครื่องพร้อมกัน	เมื่อ VDD และ VPP ถึงเกณฑ์การเปิดใช้งาน (VDD ~= 0.55V, VPP ~= 2.2V) ตัวนับความล่าช้า 50 ms POR จะทำงาน การเปิดเครื่องอุปกรณ์ตามกำหนดเวลาการทำงานเป็นไปตามรูปที่ 9 และ 10 (VDD PUFT) ของคู่มือผู้ใช้ตัวควบคุมระบบ (UG0576) กล่าวอีกนัยหนึ่ง เวลาทั้งหมดคือ 57.95636 มิลลิวินาที	ตามการออกแบบ เอาท์พุตจะถูกปิดใช้งาน (เช่น ลอยตัว) ระหว่างการเปิดเครื่อง เมื่อตัวนับ POR เสร็จสมบูรณ์ DEVRST_N จะถูกปล่อยและอุปทาน VDDI IO ทั้งหมดถึงเกณฑ์ ~0.6V แล้ว I/O จะถูกทดสอบโดยเปิดใช้งานการดึงขึ้นแบบอ่อน จนกว่าเอาต์พุตจะเปลี่ยนเป็นการควบคุมของผู้ใช้ ตามรูปที่ 9 และ 10 ของ UG0576 เอาต์พุตวิกฤตที่ต้องคงระดับต่ำในระหว่างการเปิดเครื่องต้องใช้ตัวต้านทานแบบพูลดาวน์ภายนอก 1K-ohm
VDD/SERDES_VD DAIO -> VPP/VDDPLL ->	ลำดับที่แสดงในคอลัมน์สถานการณ์จำลอง DEVRST_N ถูกดึงขึ้นมาที่ VPP	เมื่อ VDD และ VPP ถึงเกณฑ์การเปิดใช้งาน (VDD ~= 0.55V, VPP ~= 2.2V) ตัวนับความล่าช้า POR 50ms จะทำงาน การเปิดเครื่องอุปกรณ์ตามกำหนดเวลาการทำงานเป็นไปตามรูปที่ 9 และ 10 (VDD PUFT) ของคู่มือผู้ใช้ตัวควบคุมระบบ (UG0576) การเสร็จสิ้นลำดับการเปิดเครื่องอุปกรณ์และการเปิดเครื่องตามกำหนดเวลาการทำงานจะขึ้นอยู่กับการจ่าย VDDI ล่าสุดที่เปิดเครื่อง	ตามการออกแบบ เอาท์พุตจะถูกปิดใช้งาน (เช่น ลอยตัว) ระหว่างการเปิดเครื่อง เมื่อตัวนับ POR เสร็จสมบูรณ์ DEVRST_N จะถูกปล่อยและอุปทาน VDDI I/O ทั้งหมดถึงขีดจำกัด ~0.6V จากนั้น IO จะถูกทดสอบโดยเปิดใช้งานการดึงขึ้นแบบอ่อน จนกว่าเอาต์พุตจะเปลี่ยนเป็นการควบคุมของผู้ใช้ ตามรูปที่ 9 และ 10 ของ UG0576 ไม่มีการเปิดใช้งานแบบดึงขึ้นที่อ่อนแอระหว่างการเปิดเครื่องจนกว่าอุปกรณ์ VDDI ทั้งหมดจะถึง ~0.6V ประโยชน์หลักของลำดับนี้คือ การจ่าย VDDI สุดท้ายที่ถึงเกณฑ์การเปิดใช้งานนี้จะไม่เปิดใช้งานการดึงขึ้นแบบอ่อน และจะเปลี่ยนจากโหมดปิดใช้งานไปเป็นโหมดที่ผู้ใช้กำหนดโดยตรงแทน วิธีนี้สามารถช่วยลดจำนวนตัวต้านทานแบบดึงลงภายนอก 1K ที่จำเป็นสำหรับการออกแบบซึ่งมีธนาคาร I/O ส่วนใหญ่ที่ขับเคลื่อนโดย VDDI สุดท้ายที่เพิ่มขึ้น สำหรับช่อง I/O อื่นๆ ทั้งหมดที่ขับเคลื่อนโดยแหล่งจ่ายไฟ VDDI ใดๆ นอกเหนือจากแหล่งจ่ายไฟ VDDI ล่าสุดที่จะเพิ่มสูงขึ้น เอาต์พุตวิกฤตซึ่งจะต้องคงอยู่ในระดับต่ำในระหว่างการเปิดเครื่องจำเป็นต้องใช้ตัวต้านทานแบบดึงลงภายนอก 1K- โอห์ม

ข้อควรพิจารณาระหว่างการยืนยัน DEVRST_N และการปิดเครื่อง

หาก AC439: ไม่ปฏิบัติตามแนวทางการออกแบบบอร์ดและเค้าโครงสำหรับคำแนะนำแอปพลิเคชัน RTG4 FPGA โปรดview รายละเอียดดังต่อไปนี้:

สำหรับลำดับการปิดเครื่องที่กำหนดในตารางที่ 2-2 ผู้ใช้อาจเห็นข้อผิดพลาดของ I/O หรือเหตุการณ์กระแสไหลเข้าและกระแสชั่วคราว
ตามที่ระบุไว้ในการแจ้งเตือนคำแนะนำลูกค้า (CAN) 19002.5 การเบี่ยงเบนจากลำดับการปิดเครื่องที่แนะนำในแผ่นข้อมูล RTG4 อาจทำให้เกิดกระแสชั่วคราวบนแหล่งจ่ายไฟ 1.2V VDD หากแหล่งจ่ายไฟ 3.3V VPP เป็น rampลดลงก่อนที่จะจ่ายไฟ 1.2V VDD กระแสชั่วคราวบน VDD จะถูกสังเกตเมื่อ VPP และ DEVRST_N (จ่ายไฟโดย VPP) ถึงประมาณ 1.0V กระแสไฟฟ้าชั่วคราวนี้จะไม่เกิดขึ้นหาก VPP ปิดเครื่องครั้งล่าสุด ตามคำแนะนำในเอกสารข้อมูล – ขนาดและระยะเวลาของกระแสไฟฟ้าชั่วครู่ขึ้นอยู่กับการออกแบบที่ตั้งโปรแกรมไว้ใน FPGA ความจุการแยกตัวของบอร์ดเฉพาะ และการตอบสนองชั่วคราวของปริมาตร 1.2Vtagตัวควบคุมอี ในบางกรณีที่เกิดขึ้นไม่บ่อยนัก จะพบว่ามีกระแสไฟฟ้าชั่วคราวสูงถึง 25A (หรือ 30 วัตต์บนแหล่งจ่ายไฟ 1.2V VDD ที่ระบุ) เนื่องจากลักษณะการกระจายของกระแสชั่วคราว VDD นี้ทั่วทั้งแฟบริค FPGA (ไม่ได้แปลเป็นพื้นที่เฉพาะ) และระยะเวลาที่สั้น จึงไม่มีข้อกังวลด้านความน่าเชื่อถือหากภาวะชั่วขณะการปิดเครื่องอยู่ที่ 25A หรือน้อยกว่า – ตามแนวทางปฏิบัติในการออกแบบที่ดีที่สุด ให้ปฏิบัติตามคำแนะนำในเอกสารข้อมูลเพื่อหลีกเลี่ยงกระแสไฟฟ้าชั่วคราว

ความผิดพลาดของ I/O อาจอยู่ที่ประมาณ 1.7V เป็นเวลา 1.2 ms
– อาจสังเกตเห็นข้อผิดพลาดสูงในเอาต์พุตที่ขับต่ำหรือ Tristate
– อาจสังเกตเห็นข้อผิดพลาดระดับต่ำในเอาต์พุตที่ขับสูง (ข้อผิดพลาดระดับต่ำไม่สามารถบรรเทาได้ด้วยการเพิ่มการดึงลง 1 KΩ)

การปิดเครื่อง VDDIx ในขั้นแรกจะทำให้สามารถเปลี่ยนโมโนโทนิกจากสูงไปต่ำได้ แต่เอาท์พุตจะขับลงต่ำเป็นเวลาสั้นๆ ซึ่งอาจส่งผลต่อบอร์ดผู้ใช้ซึ่งพยายามดึงเอาท์พุตให้สูงจากภายนอกเมื่อ RTG4 VDDIx ปิดเครื่อง RTG4 กำหนดให้แผง I/O ไม่ถูกขับเคลื่อนจากภายนอกเกินกว่าปริมาณการจ่ายของธนาคาร VDDIxtagดังนั้นหากมีการเพิ่มตัวต้านทานภายนอกเข้ากับรางจ่ายไฟอื่น ตัวต้านทานนั้นควรปิดเครื่องพร้อมกันกับแหล่งจ่าย VDDIx
ตารางที่ 2-2. สถานการณ์ความผิดพลาดของ I/O เมื่อไม่ปฏิบัติตามลำดับการปิดเครื่องที่แนะนำใน AC439

สถานะเอาต์พุตเริ่มต้น	วีดีดี (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	วีพีพี (3.3V)	DEVRST_N	พฤติกรรมการปิดเครื่อง
					ความผิดพลาดของ I/O	กำลังเร่งรีบในปัจจุบัน
I/O กำลังขับต่ำหรือ Tristated	Ramp ลงหลังจาก VPP ในลำดับใดก็ได้		Ramp ลงก่อน	เชื่อมโยงกับ VPP	ใช่1	ใช่
	Ramp ลงในลำดับใดก็ได้หลังการยืนยัน DEVRST_N			ยืนยันก่อนวัสดุใด ๆ ramp ลง	ใช่1	เลขที่
I/O กำลังขับสูง	Ramp ลงหลังจาก VPP ในลำดับใดก็ได้		Ramp ลงก่อน	เชื่อมโยงกับ VPP	ใช่	ใช่
	Ramp ลงตามลำดับก่อนหลัง VPP		Ramp ลงล่าสุด	เชื่อมโยงกับ VPP	หมายเลข 2	เลขที่
	Ramp ลงในลำดับใดก็ได้หลังการยืนยัน DEVRST_N			ยืนยันก่อนวัสดุใด ๆ ramp ลง	ใช่	เลขที่

(1) แนะนำให้ใช้ตัวต้านทานแบบพูลดาวน์ภายนอกขนาด 1 KΩ เพื่อลดความผิดพลาดสูงใน I/O ที่สำคัญ ซึ่งจะต้องอยู่ในระดับต่ำในระหว่างการปิดเครื่อง
(2) ข้อผิดพลาดระดับต่ำจะสังเกตได้เฉพาะสำหรับ I/O ที่ถูกดึงขึ้นจากภายนอกไปยังแหล่งจ่ายไฟซึ่งยังคงจ่ายไฟเป็น VPP rampลง อย่างไรก็ตาม นี่เป็นการละเมิดเงื่อนไขการใช้งานอุปกรณ์ที่แนะนำ เนื่องจาก PAD ต้องไม่สูงหลังจาก VDDIx r ที่สอดคล้องกันampลงแล้ว

หากมีการยืนยัน DEVRST_N ผู้ใช้อาจเห็นข้อผิดพลาดต่ำในเอาต์พุต I/O ใดๆ ที่กำลังขับสูงและดึงขึ้นจากภายนอกผ่านตัวต้านทานไปยัง VDDI สำหรับอดีตample ด้วยตัวต้านทานแบบดึงขึ้น 1KΩ ความผิดพลาดต่ำถึงโวลขั้นต่ำtage ของ 0.4V ด้วยระยะเวลา 200 ns อาจเกิดขึ้นก่อนที่เอาท์พุตจะถูกไตรสเตต

บันทึก: ต้องไม่ดึง DEVRST_N เหนือ VPP ฉบับtagจ. เพื่อหลีกเลี่ยงสิ่งที่กล่าวมาข้างต้น ขอแนะนำอย่างยิ่งให้ปฏิบัติตามลำดับการเปิดเครื่องและการปิดเครื่องที่อธิบายไว้ใน AC439: แนวทางการออกแบบและเค้าโครงบอร์ดสำหรับหมายเหตุการใช้งาน RTG4 FPGA

ประวัติการแก้ไข

ประวัติการแก้ไขจะอธิบายการเปลี่ยนแปลงที่เกิดขึ้นในเอกสาร การเปลี่ยนแปลงจะแสดงตามการแก้ไข โดยเริ่มจากสิ่งพิมพ์ปัจจุบัน

ตารางที่ 3-1 ประวัติการแก้ไข

การแก้ไข	วันที่	คำอธิบาย
A	04/2022	ในระหว่างการยืนยัน DEVRST_N นั้น RTG4 I/O ทั้งหมดจะถูกทดสอบ เอาท์พุตที่ถูกขับเคลื่อนด้วยผ้า FPGA สูง และถูกดึงให้สูงจากภายนอกบนบอร์ดอาจพบข้อผิดพลาดเล็กน้อยก่อนที่จะเข้าสู่สภาวะไตรสเตต การออกแบบบอร์ดที่มีสถานการณ์เอาต์พุตดังกล่าวต้องได้รับการวิเคราะห์เพื่อทำความเข้าใจผลกระทบของการเชื่อมต่อระหว่างกันกับเอาต์พุต FPGA ที่อาจเกิดข้อผิดพลาดเมื่อมีการยืนยัน DEVRST_N สำหรับข้อมูลเพิ่มเติม โปรดดูขั้นตอนที่ 5 ในส่วน 2.2 ข้อควรพิจารณาระหว่างการยืนยัน DEVRST_N และการปิดเครื่อง เปลี่ยนชื่อ อำนาจลง ไปที่หัวข้อ 2.2 ข้อควรพิจารณาระหว่างการยืนยัน DEVRST_N และการปิดเครื่อง แปลงเป็นเทมเพลตไมโครชิป
2	02/2022	เพิ่มส่วนเพิ่มพลัง เพิ่มส่วนลำดับพลังงาน
1	07/2019	การตีพิมพ์ครั้งแรกของเอกสารนี้

รองรับ Microchip FPGA

กลุ่มผลิตภัณฑ์ Microchip FPGA สนับสนุนผลิตภัณฑ์ด้วยบริการสนับสนุนต่างๆ รวมถึงการบริการลูกค้า ศูนย์สนับสนุนด้านเทคนิคสำหรับลูกค้า a webเว็บไซต์และสำนักงานขายทั่วโลก ขอแนะนำให้ลูกค้าเข้าชมแหล่งข้อมูลออนไลน์ของ Microchip ก่อนติดต่อฝ่ายสนับสนุน เนื่องจากเป็นไปได้มากที่คำถามของพวกเขาจะได้รับคำตอบแล้ว

ติดต่อศูนย์บริการทางเทคนิคผ่าน webไซต์ที่ www.microchip.com/support. ระบุหมายเลขชิ้นส่วนอุปกรณ์ FPGA เลือกหมวดหมู่เคสที่เหมาะสม และอัปโหลดการออกแบบ fileขณะสร้างกรณีการสนับสนุนทางเทคนิค
ติดต่อฝ่ายบริการลูกค้าสำหรับการสนับสนุนผลิตภัณฑ์ที่ไม่ใช่ด้านเทคนิค เช่น ราคาผลิตภัณฑ์ การอัพเกรดผลิตภัณฑ์ ข้อมูลอัปเดต สถานะการสั่งซื้อ และการอนุญาต

จากอเมริกาเหนือ โทร 800.262.1060
จากส่วนอื่นของโลก โทร 650.318.4460
แฟกซ์จากทุกที่ในโลก 650.318.8044

ไมโครชิป Webเว็บไซต์

Microchip ให้การสนับสนุนออนไลน์ผ่านของเรา webไซต์ที่ www.ไมโครชิป.com/. นี้ webเว็บไซต์นี้ใช้ในการทำ fileและข้อมูลที่ลูกค้าเข้าถึงได้ง่าย เนื้อหาบางส่วนที่เข้าถึงได้ ได้แก่:

การสนับสนุนผลิตภัณฑ์ – แผ่นข้อมูลและข้อผิดพลาด บันทึกการใช้งาน และ sampโปรแกรม ทรัพยากรการออกแบบ คู่มือผู้ใช้ และเอกสารสนับสนุนฮาร์ดแวร์ ซอฟต์แวร์รุ่นล่าสุด และซอฟต์แวร์ที่เก็บถาวร

ฝ่ายสนับสนุนด้านเทคนิคทั่วไป – คำถามที่พบบ่อย (FAQ) คำขอรับการสนับสนุนทางเทคนิค กลุ่มสนทนาออนไลน์ รายชื่อสมาชิกโปรแกรมพันธมิตรด้านการออกแบบของไมโครชิพ
ธุรกิจไมโครชิป – คู่มือการเลือกผลิตภัณฑ์และการสั่งซื้อ ข่าวประชาสัมพันธ์ล่าสุดของไมโครชิป รายชื่องานสัมมนาและกิจกรรมต่างๆ รายชื่อสำนักงานขายไมโครชิพ ผู้จัดจำหน่ายและตัวแทนโรงงาน

บริการแจ้งการเปลี่ยนแปลงผลิตภัณฑ์

บริการแจ้งเตือนการเปลี่ยนแปลงผลิตภัณฑ์ของไมโครชิปช่วยให้ลูกค้าทราบข้อมูลล่าสุดเกี่ยวกับผลิตภัณฑ์ของไมโครชิป สมาชิกจะได้รับการแจ้งเตือนทางอีเมลทุกครั้งที่มีการเปลี่ยนแปลง อัปเดต การแก้ไข หรือข้อผิดพลาดที่เกี่ยวข้องกับกลุ่มผลิตภัณฑ์ที่ระบุหรือเครื่องมือการพัฒนาที่สนใจ ในการลงทะเบียนไปที่ www.microchip.com/pcn และปฏิบัติตามคำแนะนำในการลงทะเบียน

การสนับสนุนลูกค้า

ผู้ใช้ผลิตภัณฑ์ Microchip สามารถรับความช่วยเหลือได้ผ่านช่องทางต่างๆ:

ตัวแทนจำหน่ายหรือตัวแทน
สำนักงานขายในพื้นที่
วิศวกรโซลูชันเอ็มเบ็ดเด็ด (ESE)
การสนับสนุนด้านเทคนิค

ลูกค้าควรติดต่อตัวแทนจำหน่าย ตัวแทน หรือ ESE เพื่อขอรับการสนับสนุน นอกจากนี้ ยังมีสำนักงานขายในพื้นที่เพื่อให้ความช่วยเหลือลูกค้าอีกด้วย รายชื่อสำนักงานขายและสถานที่ตั้งต่างๆ รวมอยู่ในเอกสารนี้
การสนับสนุนด้านเทคนิคพร้อมให้บริการผ่าน webเว็บไซต์อยู่ที่: www.microchip.com/support

คุณสมบัติการป้องกันรหัสอุปกรณ์ไมโครชิป

โปรดทราบรายละเอียดต่อไปนี้เกี่ยวกับคุณลักษณะการป้องกันรหัสบนผลิตภัณฑ์ Microchip:

ผลิตภัณฑ์ Microchip ตรงตามข้อกำหนดที่ระบุไว้ในแผ่นข้อมูล Microchip เฉพาะของตน
Microchip เชื่อว่ากลุ่มผลิตภัณฑ์ของตนจะปลอดภัยเมื่อใช้ตามลักษณะที่ต้องการ ภายใต้ข้อกำหนดการทำงาน และภายใต้เงื่อนไขปกติ
คุณค่าของไมโครชิปและปกป้องสิทธิ์ในทรัพย์สินทางปัญญาอย่างจริงจัง การพยายามละเมิดคุณสมบัติการป้องกันโค้ดของผลิตภัณฑ์ไมโครชิปถือเป็นสิ่งต้องห้ามโดยเด็ดขาด และอาจละเมิดกฎหมาย Digital Millennium Copyright Act
ทั้ง Microchip และผู้ผลิตเซมิคอนดักเตอร์รายอื่นไม่สามารถรับประกันความปลอดภัยของโค้ดได้ การปกป้องโค้ดไม่ได้หมายความว่าเรารับประกันว่าผลิตภัณฑ์นั้น “ไม่แตกหัก” การปกป้องโค้ดนั้นได้รับการพัฒนาอย่างต่อเนื่อง Microchip มุ่งมั่นที่จะปรับปรุงคุณสมบัติการปกป้องโค้ดของผลิตภัณฑ์ของเราอย่างต่อเนื่อง

ประกาศทางกฎหมาย

สิ่งพิมพ์และข้อมูลในที่นี้สามารถใช้ได้เฉพาะกับผลิตภัณฑ์ของไมโครชิป ซึ่งรวมถึงการออกแบบ ทดสอบ และผสานรวมผลิตภัณฑ์ของไมโครชิปเข้ากับแอปพลิเคชันของคุณ การใช้ข้อมูลนี้ในลักษณะอื่นใดถือเป็นการละเมิดข้อกำหนดเหล่านี้ ข้อมูลเกี่ยวกับแอปพลิเคชันของอุปกรณ์มีให้เพื่อความสะดวกของคุณเท่านั้นและอาจถูกแทนที่ด้วยการอัปเดต เป็นความรับผิดชอบของคุณที่จะต้องตรวจสอบให้แน่ใจว่าใบสมัครของคุณตรงตามข้อกำหนดของคุณ ติดต่อสำนักงานขายของ Microchip ในพื้นที่ของคุณเพื่อขอรับการสนับสนุนเพิ่มเติม หรือขอรับการสนับสนุนเพิ่มเติมที่ www.microchip.com/en-us/support/design-help/client-support-services.

ข้อมูลนี้จัดทำโดย MICROCHIP "ตามที่เป็น" MICROCHIP ไม่รับรองหรือรับประกันใดๆ ไม่ว่าจะโดยชัดแจ้งหรือโดยนัย เป็นลายลักษณ์อักษรหรือวาจา ตามกฎหมายหรืออย่างอื่นใดที่เกี่ยวข้องกับข้อมูล รวมถึงแต่ไม่จำกัดเฉพาะการรับประกันโดยนัยของการไม่ละเมิด ความสามารถในการขาย และความเหมาะสมสำหรับจุดประสงค์เฉพาะ หรือการรับประกันที่เกี่ยวข้องกับเงื่อนไข คุณภาพ หรือประสิทธิภาพ

ในกรณีใดๆ MICROCHIP จะไม่รับผิดชอบต่อการสูญเสีย ความเสียหาย ค่าใช้จ่าย หรือค่าใช้จ่ายใดๆ อันเป็นทางอ้อม พิเศษ เป็นการลงโทษ โดยบังเอิญ หรือเป็นผลสืบเนื่อง ไม่ว่าประเภทใดก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งาน ไม่ว่าจะเกิดจากสาเหตุใดก็ตาม แม้ว่า MICROCHIP จะได้รับแจ้งถึงความเป็นไปได้หรือความเสียหายที่คาดการณ์ได้ก็ตาม ในขอบเขตสูงสุดที่กฎหมายอนุญาต ความรับผิดทั้งหมดของ MICROCHIP ต่อการเรียกร้องใดๆ ก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งานนั้นจะไม่เกินจำนวนค่าธรรมเนียม (ถ้ามี) ที่คุณได้ชำระโดยตรงกับ MICROCHIP สำหรับข้อมูลดังกล่าว

การใช้เครื่องมือไมโครชิปในการช่วยชีวิตและ/หรือการใช้งานด้านความปลอดภัยเป็นความเสี่ยงของผู้ซื้อโดยสิ้นเชิง และผู้ซื้อตกลงที่จะปกป้อง ชดเชย และทำให้ไมโครชิปไม่ต้องรับผิดใดๆ จากความเสียหาย การเรียกร้อง การฟ้องร้อง หรือค่าใช้จ่ายใดๆ ทั้งสิ้นที่เกิดจากการใช้งานดังกล่าว จะไม่มีการให้ใบอนุญาตใดๆ ไม่ว่าโดยปริยายหรือด้วยวิธีอื่นใด ภายใต้สิทธิ์ในทรัพย์สินทางปัญญาของไมโครชิป เว้นแต่จะระบุไว้เป็นอย่างอื่น

เครื่องหมายการค้า

ชื่อและโลโก้ของ Microchip, โลโก้ Microchip, Adaptec, AnyRate, AVR, โลโก้ AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, โลโก้ Microsemi, MOST, โลโก้ MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, โลโก้ PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, โลโก้ SST, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron และ XMEGA เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Incorporated ในสหรัฐอเมริกาและประเทศอื่นๆ

AgileSwitch, APT, ClockWorks, บริษัท Embedded Control Solutions, EtherSynch, Flashtec, การควบคุมความเร็ว Hyper, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, โลโก้ ProASIC Plus, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath และ ZL เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Incorporated ในสหรัฐอเมริกา

การปราบปรามคีย์ที่อยู่ติดกัน, AKS, ยุคอนาล็อกสำหรับดิจิตอล, ตัวเก็บประจุใดๆ, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, การจับคู่ค่าเฉลี่ยแบบไดนามิก, DAM , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, การเขียนโปรแกรมอนุกรมในวงจร, ICSP, INICnet, การขนานอัจฉริยะ, การเชื่อมต่อระหว่างชิป, JitterBlocker, ปุ่มบนจอแสดงผล, maxCrypto, สูงสุดView, memBrain, Mindi, MiWi, MPASM, MPF, โลโก้ที่ผ่านการรับรอง MPLAB, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, การสร้างโค้ดรอบรู้, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAMICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect และ ZENA เป็นเครื่องหมายการค้าของ Microchip Technology Incorporated ในสหรัฐอเมริกาและประเทศอื่นๆ

SQTP เป็นเครื่องหมายบริการของ Microchip Technology Incorporated ในสหรัฐอเมริกา

โลโก้ Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom และ Trusted Time เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Inc. ในประเทศอื่นๆ

GestIC เป็นเครื่องหมายการค้าจดทะเบียนของ Microchip Technology Germany II GmbH & Co. KG ซึ่งเป็นบริษัทในเครือของ Microchip Technology Inc. ในประเทศอื่นๆ

เครื่องหมายการค้าอื่น ๆ ทั้งหมดที่กล่าวถึงในที่นี้เป็นทรัพย์สินของบริษัทที่เกี่ยวข้อง

ระบบการจัดการคุณภาพ

สำหรับข้อมูลเกี่ยวกับระบบการจัดการคุณภาพของ Microchip โปรดไปที่ www.microchip.com/quality.

การขายและบริการทั่วโลก

อเมริกา

เอเชีย/แปซิฟิก

ยุโรป

สำนักงานใหญ่

2355 เวสต์แชนด์เลอร์บูเลอวาร์ด แชนด์เลอร์ AZ 85224-6199

โทร: 480-792-7200

โทรสาร: 480-792-7277

การสนับสนุนด้านเทคนิค: www.microchip.com/support Web ที่อยู่: www.ไมโครชิป.คอม แอตแลนตา

ดูลูธ, จอร์เจีย

โทร: 678-957-9614
โทรสาร: 678-957-1455

ออสติน, เท็กซัส

โทร: 512-257-3370

บอสตัน เวสต์โบโรห์ แมสซาชูเซตส์ โทรศัพท์: 774-760-0087

โทรสาร: 774-760-0088

ชิคาโก

อิตาสกา อิลลินอยส์

โทร: 630-285-0071

โทรสาร: 630-285-0075

ดัลลาส

แอดดิสันเท็กซัส

โทร: 972-818-7423
โทรสาร: 972-818-2924

ดีทรอยต์

โนวี มิชิแกน

โทร: 248-848-4000

ฮูสตัน, เท็กซัส

โทร: 281-894-5983

อินเดียนาโพลิส โนเบิลสวิลล์ อินดีแอนา โทรศัพท์: 317-773-8323

โทรสาร: 317-773-5453
โทร: 317-536-2380

ลอสแองเจลีส มิชชั่นเวียโฮ แคลิฟอร์เนีย โทรศัพท์: 949-462-9523

โทรสาร: 949-462-9608
โทร: 951-273-7800

ราลีห์, นอร์ทแคโรไลนา

โทร: 919-844-7510

นิวยอร์ก, นิวยอร์ก

โทร: 631-435-6000

ซานโฮเซ แคลิฟอร์เนีย

โทร: 408-735-9110
โทร: 408-436-4270

แคนาดา – โตรอนโต

โทร: 905-695-1980
โทรสาร: 905-695-2078

ออสเตรเลีย – ซิดนีย์

โทร : 61-2-9868-6733

ประเทศจีน – ปักกิ่ง

โทร : 86-10-8569-7000

จีน – เฉิงตู

โทร : 86-28-8665-5511

ประเทศจีน – ฉงชิ่ง

โทร : 86-23-8980-9588

จีน – ตงกวน

โทร : 86-769-8702-9880

ประเทศจีน – กว่างโจว

โทร : 86-20-8755-8029

จีน – หางโจว

โทร : 86-571-8792-8115

จีน – ฮ่องกง SAR

โทร: 852-2943-5100

จีน – หนานจิง

โทร : 86-25-8473-2460

จีน – ชิงเต่า

โทร : 86-532-8502-7355

ประเทศจีน – เซี่ยงไฮ้

โทร : 86-21-3326-8000

จีน – เสิ่นหยาง

โทร : 86-24-2334-2829

จีน – เซินเจิ้น

โทร : 86-755-8864-2200

จีน – ซูโจว

โทร : 86-186-6233-1526

จีน – หวู่ฮั่น

โทร : 86-27-5980-5300

จีน – ซีอาน

โทร : 86-29-8833-7252

จีน – เซียะเหมิน

โทร: 86-592-2388138

จีน – จูไห่

โทร: 86-756-3210040

อินเดีย – บังกาลอร์

โทร : 91-80-3090-4444

อินเดีย – นิวเดลี

โทร : 91-11-4160-8631

อินเดีย – ปูเน่

โทร : 91-20-4121-0141

ญี่ปุ่น – โอซาก้า

โทร : 81-6-6152-7160

ญี่ปุ่น – โตเกียว

โทร: 81-3-6880-3770

เกาหลี – แดกู

โทร : 82-53-744-4301

เกาหลี – โซล

โทร : 82-2-554-7200

มาเลเซีย - กัวลาลัมเปอร์

โทร : 60-3-7651-7906

มาเลเซีย – ปีนัง

โทร : 60-4-227-8870

ฟิลิปปินส์ – มะนิลา

โทร : 63-2-634-9065

สิงคโปร์

โทร: 65-6334-8870

ไต้หวัน – Hsin Chu

โทร : 886-3-577-8366

ไต้หวัน – เกาสง

โทร : 886-7-213-7830

ไต้หวัน – ไทเป

โทร : 886-2-2508-8600

ประเทศไทย – กรุงเทพมหานคร

โทร : 66-2-694-1351

เวียดนาม – โฮจิมินห์

โทร : 84-28-5448-2100

ออสเตรีย – เวลส์

โทร : 43-7242-2244-39
แฟกซ์ : 43-7242-2244-393

เดนมาร์ก – โคเปนเฮเกน

โทร: 45-4485-5910
โทรสาร : 45-4485-2829

ฟินแลนด์ – เอสโป

โทร : 358-9-4520-820

ฝรั่งเศส – ปารีส

Tel: 33-1-69-53-63-20
Fax: 33-1-69-30-90-79

เยอรมนี – การชิง

โทร: 49-8931-9700

เยอรมนี – ฮาน

โทร: 49-2129-3766400

เยอรมนี – ไฮลบรอนน์

โทร: 49-7131-72400

เยอรมนี – คาร์ลสรูเฮอ

โทร: 49-721-625370

เยอรมนี – มิวนิค

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

เยอรมนี – โรเซนไฮม์

โทร : 49-8031-354-560

อิสราเอล – ราอานานา

โทร : 972-9-744-7705

อิตาลี – มิลาน

โทร: 39-0331-742611

โทรสาร : 39-0331-466781

อิตาลี – ปาโดวา

โทร: 39-049-7625286

เนเธอร์แลนด์ – ดรูเนน

โทร: 31-416-690399

โทรสาร : 31-416-690340

นอร์เวย์ – ทรอนด์เฮม

โทร : 47-72884388

โปแลนด์ – วอร์ซอ

โทร: 48-22-3325737

โรมาเนีย – บูคาเรสต์

Tel: 40-21-407-87-50

สเปน – มาดริด

Tel: 34-91-708-08-90
Fax: 34-91-708-08-91

สวีเดน – โกเธนเบิร์ก

Tel: 46-31-704-60-40

สวีเดน – สตอกโฮล์ม
โทร : 46-8-5090-4654

สหราชอาณาจักร – วอคกิ้งแฮม
โทร : 44-118-921-5800
แฟกซ์ : 44-118-921-5820

เอกสาร / แหล่งข้อมูล

แนวทางการออกแบบและเค้าโครงบอร์ด MICROCHIP RTG4 FPGA [พีดีเอฟ] คู่มือการใช้งาน
แนวทางการออกแบบและเค้าโครงบอร์ด RTG4 FPGA, แนวทางการออกแบบและเค้าโครงบอร์ด RTG4, FPGA, แนวทางเค้าโครง

อ้างอิง

คู่มือการใช้งาน

การแนะนำ