Microchip Technology MIV_RV32 v3.0 IP Core Tool หน้าไดนามิก
ข้อมูลสินค้า
ผลิตภัณฑ์นี้คือ MIV_RV32 v3.0 ซึ่งเปิดตัวในเดือนตุลาคม 2020 เป็นผลิตภัณฑ์ที่มีกรรมสิทธิ์และเป็นความลับที่พัฒนาโดย Microsemi บันทึกประจำรุ่นให้ข้อมูลเกี่ยวกับคุณลักษณะ การปรับปรุง ความต้องการของระบบ ตระกูลที่ได้รับการสนับสนุน การใช้งาน ปัญหาที่ทราบ และวิธีแก้ปัญหาของ IP
คุณสมบัติ
- MIV_RV32 มีคุณสมบัติดังต่อไปนี้:
ประเภทการจัดส่ง
ไม่จำเป็นต้องมีใบอนุญาตเพื่อใช้ MIV_RV32 ซอร์สโค้ด RTL ที่สมบูรณ์มีให้สำหรับคอร์
ครอบครัวที่สนับสนุน
ครอบครัวที่รองรับไม่ได้กล่าวถึงในข้อความคู่มือผู้ใช้
คำแนะนำในการติดตั้ง
ในการติดตั้ง MIV_RV32 CPZ fileโดยจะต้องดำเนินการผ่านซอฟต์แวร์ Libero โดยใช้ฟังก์ชันอัปเดตแคตตาล็อกหรือเพิ่ม CPZ ด้วยตนเอง file โดยใช้คุณสมบัติเพิ่มแค็ตตาล็อกหลัก เมื่อติดตั้งแล้ว จะสามารถกำหนดค่า สร้าง และจำลองแกนหลักภายในการออกแบบเพื่อรวมไว้ในโปรเจ็กต์ Libero ได้ โปรดดูวิธีใช้ออนไลน์ของ Libero SoC สำหรับคำแนะนำเพิ่มเติมเกี่ยวกับการติดตั้งหลัก การให้สิทธิ์การใช้งาน และการใช้งานทั่วไป
เอกสารประกอบ
สำหรับการอัปเดตและข้อมูลเพิ่มเติมเกี่ยวกับซอฟต์แวร์ อุปกรณ์ และฮาร์ดแวร์ โปรดไปที่หน้าทรัพย์สินทางปัญญาในกลุ่มผลิตภัณฑ์ Microsemi SoC webเว็บไซต์: http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores.
ข้อมูลเพิ่มเติมสามารถรับได้จากระบบนิเวศแบบฝัง MI-V
สภาพแวดล้อมการทดสอบที่รองรับ
ไม่มีม้านั่งทดสอบมาพร้อมกับ MIV_RV32 MIV_RV32 RTL สามารถใช้เพื่อจำลองโปรเซสเซอร์ที่กำลังรันโปรแกรมโดยใช้ม้านั่งทดสอบมาตรฐานที่สร้างโดย Libero
คุณสมบัติและอุปกรณ์ที่เลิกผลิต
ไม่มี.
ข้อ จำกัด ที่ทราบและวิธีแก้ปัญหา
ข้อจำกัดและวิธีแก้ปัญหาต่อไปนี้ใช้กับรุ่น MIV_RV32 v3.0:
- TCM ถูกจำกัดไว้ที่ขนาดสูงสุด 256 Kb
- ในการเริ่มต้น TCM ใน PolarFire โดยใช้ตัวควบคุมระบบ จำเป็นต้องมีพารามิเตอร์ในเครื่อง l_cfg_hard_tcm0_en
โปรดทราบว่าข้อมูลนี้อิงตามข้อความที่แยกมาจากคู่มือผู้ใช้ หากต้องการข้อมูลโดยละเอียดและครบถ้วน โปรดดูคู่มือผู้ใช้ฉบับเต็มหรือติดต่อ Microsemi โดยตรง
ประวัติการแก้ไข
ประวัติการแก้ไขจะอธิบายการเปลี่ยนแปลงที่เกิดขึ้นในเอกสาร โดยจะแสดงรายการการเปลี่ยนแปลงตามการแก้ไข โดยเริ่มจากการเผยแพร่ครั้งล่าสุด
การแก้ไขครั้งที่ 2.0
ฉบับแก้ไข 2.0 ของเอกสารนี้เผยแพร่ในเดือนตุลาคม 2020 ต่อไปนี้เป็นบทสรุปของการเปลี่ยนแปลง เปลี่ยนชื่อคอร์เป็น MIV_RV32 จาก MIV_RV32IMC ชื่อการกำหนดค่าที่เป็นกลางนี้ช่วยให้สามารถขยายการรองรับส่วนขยาย RISC-V ISA เพิ่มเติมในอนาคตได้
การแก้ไขครั้งที่ 1.0
การแก้ไข 1.0 เป็นการเผยแพร่ครั้งแรกของเอกสารนี้ที่เผยแพร่ในเดือนมีนาคม 2020
MIV_RV32 v3.0 บันทึกประจำรุ่น
เกินview
บันทึกย่อประจำรุ่นเหล่านี้ออกมาพร้อมกับ MIV_RV32 v3.0 รุ่นที่ใช้งานจริง เอกสารนี้ให้รายละเอียดเกี่ยวกับคุณสมบัติ การปรับปรุง ความต้องการของระบบ ตระกูลที่รองรับ การใช้งาน และปัญหาที่ทราบและวิธีแก้ปัญหาของ IP
คุณสมบัติ
MIV_RV32 มีคุณสมบัติดังต่อไปนี้
- ออกแบบมาสำหรับการใช้งานซอฟต์คอร์ FPGA ที่ใช้พลังงานต่ำ
- รองรับมาตรฐาน RISC-V RV32I ISA พร้อมส่วนขยาย M และ C ที่เป็นอุปกรณ์เสริม
- ความพร้อมใช้งานของ Tightly Coupled Memory โดยมีขนาดที่กำหนดตามช่วงที่อยู่
- TCM APB ทาส (TAS) ถึง TCM
- คุณสมบัติ Boot ROM เพื่อโหลดรูปภาพและเรียกใช้จากหน่วยความจำ
- ภายนอก ตัวจับเวลา และการขัดจังหวะแบบนุ่มนวล
- การขัดจังหวะภายนอกเสริมสูงสุดหกรายการ
- การสนับสนุนการขัดจังหวะแบบเวกเตอร์และแบบไม่มีเวกเตอร์
- หน่วยตรวจแก้จุดบกพร่องบนชิปเสริมพร้อม JTAG อินเทอร์เฟซ
- อินเทอร์เฟซบัสภายนอกเสริม AHBL, APB3 และ AXI3/AXI4
ประเภทการจัดส่ง
ไม่จำเป็นต้องมีใบอนุญาตเพื่อใช้ MIV_RV32 มีซอร์สโค้ด RTL ที่สมบูรณ์สำหรับคอร์
ครอบครัวที่สนับสนุน
- โพลาร์ไฟร์ SoC®
- โพลาร์ไฟร์ RT®
- โพลาร์ไฟร์®
- RTG4TM
- ไอกลู®2
- สมาร์ทฟิวชั่น®2
คำแนะนำในการติดตั้ง
MIV_RV32 CPZ file ต้องติดตั้งลงในซอฟต์แวร์ Libero สิ่งนี้จะทำโดยอัตโนมัติผ่านฟังก์ชั่นอัพเดทแคตตาล็อกใน Libero หรือ CPZ file สามารถเพิ่มได้ด้วยตนเองโดยใช้คุณสมบัติเพิ่มแค็ตตาล็อกหลัก เมื่อ CPZ file ได้รับการติดตั้งใน Libero โดยสามารถกำหนดค่า สร้าง และอินสแตนซ์ของคอร์ภายในการออกแบบเพื่อรวมไว้ในโปรเจ็กต์ Libero ดูวิธีใช้ออนไลน์ของ Libero SoC สำหรับคำแนะนำเพิ่มเติมเกี่ยวกับการติดตั้งหลัก การให้สิทธิ์การใช้งาน และการใช้งานทั่วไป
เอกสารประกอบ
รุ่นนี้มีสำเนาคู่มือ MIV_RV32 และเอกสารข้อกำหนด RISC-V คู่มือนี้จะอธิบายฟังก์ชันการทำงานหลักและให้คำแนะนำทีละขั้นตอนเกี่ยวกับวิธีการจำลอง สังเคราะห์ และวางและกำหนดเส้นทางแกนหลักนี้ รวมถึงคำแนะนำในการนำไปปฏิบัติด้วย ดูวิธีใช้ออนไลน์ของ Libero SoC สำหรับคำแนะนำในการขอรับเอกสาร IP รวมถึงคู่มือการออกแบบซึ่งอธิบายเกี่ยวกับอดีตampการออกแบบ le Libero สำหรับ PolarFire® สำหรับการอัปเดตและข้อมูลเพิ่มเติมเกี่ยวกับซอฟต์แวร์ อุปกรณ์ และฮาร์ดแวร์ โปรดไปที่หน้าทรัพย์สินทางปัญญาในกลุ่มผลิตภัณฑ์ Microsemi SoC webเว็บไซต์: http://www.microsemi.com/products/fpga-soc/design-resources/ip-cores
ข้อมูลเพิ่มเติมสามารถรับได้จากระบบนิเวศแบบฝัง MI-V
สภาพแวดล้อมการทดสอบที่รองรับ
ไม่มีม้านั่งทดสอบมาพร้อมกับ MIV_RV32 MIV_RV32 RTL สามารถใช้จำลองโปรเซสเซอร์ที่รันโปรแกรมโดยใช้ม้านั่งทดสอบมาตรฐานที่สร้างโดย Libero
คุณสมบัติและอุปกรณ์ที่เลิกผลิต
ไม่มี.
ข้อ จำกัด ที่ทราบและวิธีแก้ปัญหา
ต่อไปนี้เป็นข้อจำกัดและวิธีแก้ปัญหาเฉพาะสำหรับรุ่น MIV_RV32 v3.0
- TCM ถูกจำกัดไว้ที่ขนาดสูงสุด 256 Kb
- ในการเริ่มต้น TCM ใน PolarFire โดยใช้ตัวควบคุมระบบ ซึ่งเป็นพารามิเตอร์ในเครื่อง l_cfg_hard_tcm0_en ใน miv_rv32_opsrv_cfg_pkg.v file ควรเปลี่ยนเป็น 1'b1 ก่อนการสังเคราะห์ ดูหัวข้อ 2.7 ในคู่มือ MIV_RV32 v3.0
- การดีบักผ่าน GPIO โดยใช้ FlashPro 5 ควรจำกัดไว้ที่สูงสุด 10 MHz
- โปรดทราบ เจTAGขณะนี้อินพุต _TRSTN ใช้งานได้ต่ำ ในเวอร์ชันก่อนหน้านี้ อินพุตนี้อยู่ในระดับสูง
การรับประกันผลิตภัณฑ์ของ Microsemi ระบุไว้ในข้อกำหนดและเงื่อนไขคำสั่งขายของ Microsemi ข้อมูลที่อยู่ในเอกสารฉบับนี้จัดทำขึ้นเพื่อวัตถุประสงค์ในการออกแบบร่วมกับและใช้ผลิตภัณฑ์ Microsemi เท่านั้น ข้อมูลเกี่ยวกับแอปพลิเคชันอุปกรณ์และสิ่งที่คล้ายกันมีให้เพื่อความสะดวกของคุณเท่านั้นและอาจถูกแทนที่ด้วยการอัปเดต ผู้ซื้อจะต้องไม่พึ่งพาข้อมูลและข้อกำหนดด้านประสิทธิภาพหรือพารามิเตอร์ที่ Microsemi ให้ไว้ เป็นความรับผิดชอบของคุณที่จะต้องตรวจสอบให้แน่ใจว่าใบสมัครของคุณตรงตามข้อกำหนดของคุณ
ข้อมูลนี้ให้มา “ตามที่เป็น” MICROSEMI ไม่รับรองหรือรับประกันใด ๆ ไม่ว่าจะโดยชัดแจ้งหรือโดยนัย เป็นลายลักษณ์อักษรหรือวาจา กฎหมายหรืออื่น ๆ ที่เกี่ยวข้องกับข้อมูล รวมถึงแต่ไม่จำกัดเพียงสภาพ คุณภาพ ประสิทธิภาพ การไม่ละเมิด ความสามารถในการค้าขาย หรือความเหมาะสมสำหรับสิ่งหนึ่งสิ่งใดโดยเฉพาะ วัตถุประสงค์. ไม่ว่าในกรณีใด MICROSEMI จะไม่รับผิดต่อการสูญเสีย ความเสียหาย ต้นทุน หรือค่าใช้จ่ายใดๆ ที่เกี่ยวข้องกับข้อมูลนี้หรือการใช้งาน โดยอ้อม เป็นพิเศษ การลงโทษ โดยไม่ได้ตั้งใจ หรือเป็นผลสืบเนื่อง แม้ว่า MICROSEMI จะได้รับแจ้งถึงความเป็นไปได้หรือ ความเสียหายสามารถคาดการณ์ได้? ในขอบเขตสูงสุดที่กฎหมายอนุญาต ความรับผิดทั้งหมดของ MICROSEMI ต่อการเรียกร้องทั้งหมดที่เกี่ยวข้องกับข้อมูลนี้หรือการใช้งานจะไม่เกินจำนวนค่าธรรมเนียม หากมี คุณจ่ายโดยตรงให้กับ MICROSEMI สำหรับข้อมูลนี้
การใช้อุปกรณ์ไมโครเซมิ
ในการช่วยชีวิต อุปกรณ์หรือการใช้งานที่สำคัญต่อภารกิจ และ/หรือการใช้งานด้านความปลอดภัยเป็นความเสี่ยงของผู้ซื้อโดยสิ้นเชิง และผู้ซื้อตกลงที่จะปกป้องและชดใช้ค่าเสียหายให้กับ Microsemi จากความเสียหาย การเรียกร้อง การฟ้องร้อง หรือค่าใช้จ่ายใดๆ และทั้งหมดอันเป็นผลจากการใช้งานดังกล่าว ไม่มีการส่งมอบใบอนุญาตทั้งโดยปริยายหรืออย่างอื่น ภายใต้สิทธิ์ในทรัพย์สินทางปัญญาของ Microsemi เว้นแต่จะระบุไว้เป็นอย่างอื่น
Microsemi Corporation ซึ่งเป็นบริษัทในเครือของ Microchip Technology Inc. (Nasdaq: MCHP) และบริษัทในเครือเป็นผู้ให้บริการชั้นนำด้านโซลูชันการควบคุมแบบฝังที่ชาญฉลาด เชื่อมต่อ และปลอดภัย เครื่องมือการพัฒนาที่ใช้งานง่ายและกลุ่มผลิตภัณฑ์ที่ครอบคลุมช่วยให้ลูกค้าสามารถสร้างการออกแบบที่เหมาะสมที่สุด ซึ่งช่วยลดความเสี่ยงในขณะที่ลดต้นทุนรวมของระบบและเวลาในการออกสู่ตลาด โซลูชันเหล่านี้ให้บริการลูกค้ามากกว่า 120,000 รายในตลาดอุตสาหกรรม ยานยนต์ ผู้บริโภค การบินและการป้องกันประเทศ การสื่อสาร และคอมพิวเตอร์ บริษัทมีสำนักงานใหญ่ในเมืองแชนด์เลอร์ รัฐแอริโซนา โดยให้การสนับสนุนด้านเทคนิคที่โดดเด่น พร้อมด้วยการส่งมอบและคุณภาพที่เชื่อถือได้ เรียนรู้เพิ่มเติมได้ที่ www.microsemi.com.
ไมโครเซมิ
2355 W. แชนด์เลอร์ Blvd.
แชนด์เลอร์, AZ 85224 สหรัฐอเมริกา
ภายในสหรัฐอเมริกา: +1 480-792-7200
แฟกซ์: +1 480-792-7277
www.microsemi.com © 2020 Microsemi และบริษัทในเครือ สงวนลิขสิทธิ์. Microsemi และโลโก้ Microsemi เป็นเครื่องหมายการค้าของ Microsemi Corporation และบริษัทในเครือ เครื่องหมายการค้าและเครื่องหมายบริการอื่นๆ ทั้งหมดเป็นทรัพย์สินของเจ้าของที่เกี่ยวข้อง
เอกสาร / แหล่งข้อมูล
 |
Microchip Technology MIV_RV32 v3.0 IP Core Tool หน้าไดนามิก [พีดีเอฟ] คู่มือการใช้งาน MIV_RV32 v3.0 หน้าไดนามิกของเครื่องมือ IP Core, MIV_RV32 v3.0, หน้าไดนามิกของเครื่องมือ IP Core, หน้าไดนามิกของเครื่องมือหลัก, หน้าไดนามิกของเครื่องมือ |
