คู่มือผู้ใช้ชุด FPGA Splash Kit ของ MICROCHIP AN5978 Polar Fire

เอกสารนี้อธิบายวิธีการรันเดโมแบบสแตนด์อโลน JESD204B บน Polar Fire ® Splash Board โดยใช้แอปพลิเคชัน JESD204B Standalone Demo GUI แอปพลิเคชัน GUI นี้รวมอยู่ในชุดการออกแบบ files. การออกแบบตัวอย่างนี้เป็นการออกแบบอ้างอิงที่สร้างขึ้นโดยใช้บล็อกตัวรับส่งสัญญาณความเร็วสูง Polar Fire และแกน IP CoreJESD204BTX และ CoreJESD204BRX โดยทำงานในโหมด Loopback โดยการส่งข้อมูล CoreJESD204BTX ไปยังแกน IP CoreJESD204BRX ผ่านช่องตัวรับส่งสัญญาณ ซึ่งจะถูกวนกลับบนบอร์ด การตั้งค่า Loopback นี้ช่วยให้สามารถสาธิตอินเทอร์เฟซ JESD แบบสแตนด์อโลนได้ ซึ่งไม่จำเป็นต้องใช้ตัวแปลงอนาล็อกเป็นดิจิทัล (ADC) หรือตัวแปลงดิจิตอลเป็นอะนาล็อก (DAC)
อุปกรณ์ Microchip Polar Fire มีบล็อกตัวรับส่งสัญญาณความเร็วสูงแบบฝังในตัว ซึ่งสามารถรองรับอัตราข้อมูลตั้งแต่ 250 Mbps ถึง 12.5 Gbps โมดูลตัวรับส่งสัญญาณ (PF_XCVR) ประกอบด้วยบล็อกฟังก์ชันหลายบล็อกเพื่อรองรับโปรโตคอลอนุกรมความเร็วสูงหลายโปรโตคอลภายใน FPGA JESD204B เป็นมาตรฐานอินเทอร์เฟซอนุกรมความเร็วสูงสำหรับตัวแปลงข้อมูลที่พัฒนาโดยคณะกรรมการ JEDEC มาตรฐาน JESD204B ช่วยลดจำนวนอินพุตและเอาต์พุตข้อมูลระหว่างตัวแปลงข้อมูลความเร็วสูงและตัวรับ
ไมโครชิปนำเสนอคอร์ IP CoreJESD204BTX และ CoreJESD204BRX ซึ่งใช้อินเทอร์เฟซตัวส่งและตัวรับตามมาตรฐาน JESD204B คอร์ IP เหล่านี้สามารถผสานรวมกับตัวแปลงข้อมูลที่ใช้ JESD204B ได้อย่างง่ายดาย เพื่อพัฒนาแอปพลิเคชันแบนด์วิดท์สูง เช่น เครื่องส่งสัญญาณโครงสร้างพื้นฐานไร้สาย วิทยุที่กำหนดโดยซอฟต์แวร์ ระบบภาพทางการแพทย์ และการสื่อสารด้วยเรดาร์และระบบรักษาความปลอดภัย คอร์ IP เหล่านี้รองรับความกว้างของลิงก์ตั้งแต่ x1 ถึง x4 และอัตราลิงก์ตั้งแต่ 250 Mbps ถึง 12.5 Gbps ต่อเลน โดยใช้คลาสย่อย 0, 1 และ 2
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับการนำการออกแบบอินเทอร์เฟซ JESD204B ไปใช้ รวมถึงบล็อกและคอร์ IP ที่จำเป็นทั้งหมดที่สร้างขึ้นใน Libero® SoC โปรดดูที่การออกแบบสาธิต

การออกแบบอินเทอร์เฟซแบบสแตนด์อโลน JESD204B สามารถเขียนโปรแกรมได้โดยใช้ตัวเลือกใด ๆ ต่อไปนี้:

การใช้ .job file: เพื่อตั้งโปรแกรมอุปกรณ์โดยใช้ .job file มอบให้พร้อมกับการออกแบบ fileโปรดดูการเขียนโปรแกรมอุปกรณ์โดยใช้ Flash Pro Express
การใช้ Libero SoC: หากต้องการตั้งโปรแกรมอุปกรณ์โดยใช้ Libero SoC โปรดดูที่ การรัน Demo Design ใช้ตัวเลือกนี้เมื่อแก้ไข Demo Design

ข้อกำหนดด้านการออกแบบ

(ถามคำถาม)

ตารางต่อไปนี้แสดงรายการทรัพยากรที่จำเป็นในการรันการสาธิต
ตารางที่ 1-1 ข้อกำหนดด้านการออกแบบ

ความต้องการ	เวอร์ชัน
ระบบปฏิบัติการ	Windows® 10 และ 11
ฮาร์ดแวร์
ชุด Polar Fire® Splash พร้อมอุปกรณ์ MPF300T-1FCG484E	Rev 2 หรือใหม่กว่า
ซอฟต์แวร์	สำหรับเวอร์ชันซอฟต์แวร์ทั้งหมดที่จำเป็นในการสร้างการออกแบบอ้างอิงนี้ โปรดดู readme.txt file ให้ไว้ในการออกแบบ files.
แฟลชโปรเอ็กซ์เพรส
GUI ที่ปฏิบัติการได้ (มีให้พร้อมกับการออกแบบ files)
ลิเบอโร® เอสโอซี

ข้อกำหนดเบื้องต้น

(ถามคำถาม)

ก่อนที่คุณจะเริ่มต้น โปรดดำเนินการตามขั้นตอนต่อไปนี้:

ดาวน์โหลดและติดตั้ง Libero® SoC (ตามที่ระบุใน webไซต์สำหรับการออกแบบนี้) บนพีซีโฮสต์จาก เอกสารประกอบ Libero SoC.

ดาวน์โหลดการออกแบบการสาธิต fileจาก www.microchip.com/en-us/application-notes/an5978.
ติดตั้งแอปพลิเคชัน GUI โดยรัน setup.exe file ที่มีอยู่ในการออกแบบ fileโฟลเดอร์ s: <$Design_Files_ไดเร็กทอรี>/mpf_an5978_df/GUI
เมื่อการติดตั้งเสร็จสิ้น คุณอาจได้รับแจ้งให้ดาวน์โหลดและติดตั้ง FPGA_GUI_Pack หากยังไม่มีอยู่ในระบบของคุณ
อีกวิธีหนึ่งคือคุณสามารถดาวน์โหลดและติดตั้งด้วยตนเอง ไมโครชิป FPGA_GUI_Pack.

สำคัญ: ก. จำเป็นต้องมีใบอนุญาต Libero® Gold เพื่อประเมินการออกแบบของคุณโดยใช้ Polar Fire® Splash Kit

การออกแบบสาธิต

(ถามคำถาม)

การออกแบบสาธิต Polar Fire® JESD204B ได้รับการพัฒนาเพื่อเชื่อมต่อตัวแปลงข้อมูลที่สอดคล้องกับ JESD204B เข้ากับอุปกรณ์ Polar Fire การออกแบบมีฟังก์ชันการทำงานดังต่อไปนี้:

บล็อก DATA_HANDLE_0 เชื่อมต่อกับ GUI โดย GUI ช่วยให้สามารถเลือกอินพุต PRBS หรือรูปแบบคลื่นได้
บล็อก DATA_HANDLE_0 จะส่งต่อการเลือกอินพุตไปยังบล็อก DATA_GENERATOR_0 ซึ่งสร้างและส่งข้อมูลอินพุตที่สอดคล้องกันไปยังคอร์ IP CoreJESD204BTX

คอร์ IP CoreJESD204BTX ทำหน้าที่ส่งสัญญาณ JESD204B ตามการกำหนดค่า และส่งข้อมูลไปยังคอร์ IP PF_XCVR (ตัวรับส่งสัญญาณ)
ข้อมูลที่เข้ารหัสจะรับโดยคอร์ IP CoreJESD204BRX เนื่องจากเลน TX และ RX ของบล็อก PF_XCVR ถูกวนกลับ

คอร์ IP CoreJESD204BRX ทำหน้าที่รับ JESD204B ตามการกำหนดค่าและส่งข้อมูลไปยัง GUI viewเลือกอินพุตที่เลือก

สำคัญ: เมื่อใด หากเลือกข้อผิดพลาดข้อมูลหรือข้อผิดพลาดลิงก์บน GUI บล็อกตัวสร้างข้อผิดพลาดจะสร้างข้อผิดพลาดนั้นและแสดงบน GUI
รูปต่อไปนี้แสดงการนำฮาร์ดแวร์ไปใช้งานของการสาธิตอินเทอร์เฟซ JESD204B

รูปที่ 3-1 แผนผังบล็อกการใช้งานฮาร์ดแวร์

3.1. การออกแบบและการดำเนินการ (ถามคำถาม)
รูปภาพต่อไปนี้แสดงการนำการออกแบบ Libero® ไปใช้งานจริงของการสาธิตอินเทอร์เฟซ JESD204B

รูปที่ 3-2 การออกแบบอินเทอร์เฟซ JESD204B

ตารางต่อไปนี้แสดงรายการสัญญาณอินพุตและเอาต์พุตที่สำคัญของการออกแบบ
ตารางที่ 3-1. สัญญาณอินพุตและเอาต์พุต

สัญญาณ	คำอธิบาย
สัญญาณอินพุต
LANE0_RXD_P และ LANE0_RXD_N	อินพุตส่วนต่างของเครื่องรับส่งสัญญาณ
อาร์เอสที_เอ็น	การรีเซ็ตภายนอกได้รับจากสวิตช์ปุ่มกดบนบอร์ด
RX	ตัวรับอินเทอร์เฟซ UART
REF_CLK_PAD_P_0 และ อ้างอิง_CLK_PAD_N_0	นาฬิกาอ้างอิงเชิงอนุพันธ์ที่ได้รับจากออสซิลเลเตอร์ 125 MHz บนบอร์ด
SEL_IN[3:0]	สัญญาณที่แมปไปยัง DIP 1, 2, 3 และ 4 ของสวิตช์สไลด์ DIP ของ SW8 ที่ใช้ในการแก้ไขจุดบกพร่อง สถานะและข้อผิดพลาด
สัญญาณขาออก
LANE0_TXD_P และ LANE0_TXD_N	เอาต์พุตที่แตกต่างกันของเครื่องส่งสัญญาณทรานซีฟเวอร์
ไฟ LED ดับ[7:0]	สัญญาณที่บ่งบอกว่าลิงค์ขึ้นหรือลง
TX	ตัวส่งสัญญาณของอินเทอร์เฟซ UART

3.2. การกำหนดค่า IP (ถามคำถาม)
การออกแบบฮาร์ดแวร์สำหรับอินเทอร์เฟซ JESD204B ประกอบด้วยบล็อคต่อไปนี้
3.2.1. การจัดการข้อมูล (ถามคำถาม)
บล็อกตัวจัดการข้อมูล (DATA_HANDLE_0) จะรับข้อมูลการเลือกข้อมูลอินพุตและข้อมูลการสร้างลิงก์หรือข้อผิดพลาดข้อมูลจาก GUI นอกจากนี้ บล็อกนี้ยังส่งข้อมูลเอาต์พุตที่ได้รับจากคอร์ CoreJESD204BRX และข้อผิดพลาดสถานะข้อมูลหรือลิงก์ไปยัง GUI ด้วย viewการไอเอ็นจี
3.2.2. เครื่องสร้างข้อมูล (ถามคำถาม)
เครื่องสร้างข้อมูลประกอบด้วยเครื่องสร้าง PRBS และเครื่องสร้างรูปคลื่น เครื่องสร้าง PRBS จะสร้างรูปแบบ PRBS7, PRBS15, PRBS23 และ PRBS31 โหมดการแทรกข้อผิดพลาดที่ติดตั้งไว้ในเครื่องสร้าง PRBS จะแทรกข้อผิดพลาดลงในลำดับ PRBS เครื่องสร้างรูปคลื่นจะสร้างรูปคลื่นไซน์ ฟันเลื่อย สามเหลี่ยม และสี่เหลี่ยม เครื่องสร้างข้อมูลจะป้อนรูปแบบการทดสอบ 64 บิตไปยังแกน JESD204BTX ซึ่งต่อมาจะส่งข้อมูลไปยังตัวรับส่งสัญญาณ
3.2.3. PF_TPSRAM (ถามคำถาม)
บล็อก PF_TPSRAM มีสองอินสแตนซ์ โดยบล็อก PF_TPSRAM_C0 จะเก็บสถานะลิงก์ JESD204B ก่อนส่งไปยัง GUI ส่วนบล็อก PF_TPSRAM_C1 จะเก็บข้อมูลที่ได้รับจาก CoreJESD204BRX ก่อนส่งข้อมูลไปยัง GUI
3.2.4. ตัวสร้างข้อผิดพลาด (ถามคำถาม)
บล็อกตัวสร้างข้อผิดพลาด (ERR_GEN_0) จะสร้างข้อผิดพลาดของลิงก์โดยการส่งข้อมูลแบบสุ่มระหว่าง CoreJESD204BTX และ PF_XCVR เมื่อเลือกการสร้างข้อผิดพลาดของลิงก์ใน GUI
3.2.5. ตัวตรวจสอบ PRBS (ถามคำถาม)
ตัวตรวจสอบข้อมูลจะรับข้อมูล 64 บิตจากคอร์ IP CoreJESD204BRX และตรวจสอบว่าข้อมูลที่ได้รับนั้นถูกต้องหรือไม่ ตัวตรวจสอบจะสร้างจำนวนข้อผิดพลาดและสัญญาณสถานะ ซึ่งจะถูกส่งไปยัง GUI เพื่อระบุสถานะ ตัวตรวจสอบข้อมูลจะตรวจสอบลำดับ PRBS ที่สร้างโดยตัวสร้างข้อมูลโดยเฉพาะ
3.2.6. ดีบัก LED (ถามคำถาม)
บล็อกดีบัก LED (LED_DEBUG_BLK_0) จะดีบักสถานะลิงก์ JESD204B และข้อผิดพลาดอื่นๆ เมื่อลิงก์ทำงาน ไฟ LED 1, 2, 3, 4, 5 และ 6 จะสว่างขึ้น ขณะที่ไฟ LED 7 และ 8 จะไม่สว่างขึ้น (โดยที่ DIP 1, 2, 3 และ 4 จะถูกตั้งค่าไว้ที่ระดับต่ำบนสวิตช์เลื่อน DIP ของ SW8)
3.2.7. การตรวจสอบการเริ่มต้น (ถามคำถาม)
เมื่อสัญญาณ DEVICE_INIT_DONE จากบล็อก Init_monitor มีค่าสูง ตัวรับส่งสัญญาณจะถูกกำหนดค่าอย่างสมบูรณ์ สัญญาณนี้จะถูกแก้ไขด้วยสัญญาณ ARST_N เพื่อให้ได้สัญญาณรีเซ็ตที่เหมาะสมสำหรับการออกแบบ
3.2.8. CORERESET_PF (ถามคำถาม)
CoreReset_PF จะซิงโครไนซ์การรีเซ็ตกับโดเมนนาฬิกาที่ผู้ใช้กำหนด เพื่อให้แน่ใจว่าในขณะที่การยืนยันเป็นแบบอะซิงโครนัส การปฏิเสธจะซิงโครนัสกับนาฬิกา
3.2.9. แกน JESD204BTX (ถามคำถาม)
CoreJESD204BTX คืออินเทอร์เฟซเครื่องส่งสัญญาณของมาตรฐาน JEDEC JESD204B สำหรับการออกแบบสาธิตนี้ แกน IP นี้ได้รับการกำหนดค่าใน Libero® ดังแสดงในรูปต่อไปนี้

รูปที่ 3-3 ตัวกำหนดค่า CoreJESD204BTX

สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ CoreJESD204BTX โปรดดู คู่มือ CoreJESD204BTX.
3.2.10. CoreJESD204BRX (ถามคำถาม)
CoreJESD204BRX คืออินเทอร์เฟซตัวรับของมาตรฐาน JEDEC JESD204B สำหรับการออกแบบสาธิตนี้ แกน IP นี้ได้รับการกำหนดค่าใน Libero® ดังแสดงในรูปต่อไปนี้
หมายเหตุ: ถึง view การกำหนดค่าเสร็จสมบูรณ์ เปิดตัวกำหนดค่า IP จากภายในการออกแบบ

รูปที่ 3-4 ตัวกำหนดค่า CoreJESD204BRX

สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ CoreJESD204BRX โปรดดู คู่มือ CoreJESD204BRX.
3.2.11. อินเทอร์เฟซตัวรับส่งสัญญาณ (ถามคำถาม)
ตัวรับส่งสัญญาณความเร็วสูง Polar Fire ® (PF_XCVR) เป็นบล็อก IP ฮาร์ดที่ออกแบบมาเพื่อรองรับอัตราข้อมูลความเร็วสูงตั้งแต่ 250 Mbps ถึง 12.5 Gbps ในการสาธิตนี้ บล็อกตัวรับส่งสัญญาณ (PF_XCVR) ได้รับการกำหนดค่าในโหมด 8b10b ด้วยสัญญาณนาฬิกาอ้างอิงการกู้คืนข้อมูลสัญญาณนาฬิกา (CDR) ที่ 125 MHz เพื่อรองรับอัตราข้อมูล 5.0 Gbps
ฟังก์ชัน PLL สำหรับส่งสัญญาณ Polar Fire (PF_TX_PLL) ทำหน้าที่ส่งสัญญาณนาฬิกาอ้างอิงไปยังตัวรับส่งสัญญาณ นาฬิกาอ้างอิงเฉพาะ (PF_XCVR_REF_CLK) ทำหน้าที่ขับเคลื่อน PF_TX_PLL เพื่อสร้างสัญญาณนาฬิกาเอาต์พุตที่ต้องการสำหรับอัตราข้อมูล 5.0 Gbps
รูปต่อไปนี้แสดงการกำหนดค่าอินเทอร์เฟซเครื่องรับส่งสัญญาณ
หมายเหตุ: ถึง view การกำหนดค่าเสร็จสมบูรณ์ เปิดตัวกำหนดค่า IP จากภายในการออกแบบ

รูปที่ 3-5 ตัวกำหนดค่าอินเทอร์เฟซตัวรับส่งสัญญาณ

โครงสร้างการตอกบัตร

(ถามคำถาม)

ในการออกแบบอ้างอิงมีโดเมนนาฬิกาสามโดเมน:

RX_CLK (125 เมกะเฮิรตซ์)
TX_CLK (125 เมกะเฮิรตซ์)
FAB_REF_CLK (125 เมกะเฮิรตซ์)

ออสซิลเลเตอร์คริสตัลออนบอร์ด 125 MHz ขับเคลื่อนสัญญาณนาฬิกาอ้างอิง XCVR ซึ่งให้สัญญาณนาฬิกาแก่ DATA_GENERATOR, CoreJESD204BTX, ERR_GEN, CoreJESD204BRX, LED_DEBUG, PRBS_CHECKER, TPSRAM C0 & C1 และ DATA_HANDLE
สำคัญ: ถ้า หากมีการเปลี่ยนแปลงอัตราข้อมูลหรือนาฬิกาอ้างอิงของเครื่องส่งสัญญาณ คุณจะต้องกำหนดค่า COREUART ใหม่
รูปต่อไปนี้แสดงโครงสร้างการตอกบัตร
รูปที่ 4-1 โครงสร้างการจับเวลา

รีเซ็ตโครงสร้าง

(ถามคำถาม)

DEVICE_INIT_DONE และสัญญาณรีเซ็ตภายนอก ARST_N ถูกแมปไปยังพิน N4 บน Splash Kit
สัญญาณเหล่านี้จะเริ่มการรีเซ็ตระบบ (FABRIC_RESET_N) ผ่านบล็อก res_syn_0
สัญญาณ FABRIC_RESET_N จากบล็อก res_syn_0 จะให้การรีเซ็ตโดยตรงไปยังโมดูลต่อไปนี้:

คอร์ JESD204BRX
คอร์ JESD204BTX
PF_XCVR (LANE0_PMA_ARST_N)

นอกจากนี้ FABRIC_RESET_N ยังเชื่อมต่อกับบล็อกซิงโครไนซ์รีเซ็ต ซึ่งจะกระจายสัญญาณรีเซ็ตแบบซิงโครไนซ์ไปยังบล็อกฟังก์ชันต่อไปนี้:

ตัวตรวจสอบ prbs
ข้อมูล_จัดการ
เครื่องกำเนิดข้อมูล
ERR_GEN
LED_DEBUG_BLK
เอาต์พุต RX_RESET_N จากโมดูล CoreJESD204BRX ส่งสัญญาณรีเซ็ตไปที่:
อินพุต LANE0_PCS_ARST_N ของโมดูล PF_XCVR_0
บล็อก LED_DEBUG (EPCS_0_RX_RESET_N)

รูปต่อไปนี้แสดงโครงสร้างการรีเซ็ต
รูปที่ 5-1 รีเซ็ตโครงสร้าง

การจำลองการออกแบบ Polar Fire® JESD204B

(ถามคำถาม)
เพื่อจำลองการออกแบบ ให้ทำตามขั้นตอนต่อไปนี้:

เริ่มต้น Libero® และเลือก Project > Tool Profileส….
ในเครื่องมือ Profileในหน้าต่าง s เลือก Synthesis และ Simulation บนบานหน้าต่าง Tools และเลือกเส้นทางไดเร็กทอรีการติดตั้งล่าสุดที่ใช้งานอยู่สำหรับเครื่องมือทั้งสองนี้

สำหรับการจำลอง ให้เรียกดูการออกแบบ fileในโฟลเดอร์ s ให้สร้าง Libero Project โดยใช้สคริปต์ TCL ที่ให้มา แล้วคลิก Simulate ตามที่ไฮไลต์ไว้ในรูปที่ 6-2 สำหรับข้อมูลเพิ่มเติม โปรดดูภาคผนวก B: การเรียกใช้สคริปต์ TCL
มีการทดสอบเพื่อจำลองรูปแบบ PRBS และการเลือกรูปแบบคลื่น JESD204B ภาพต่อไปนี้แสดงปฏิสัมพันธ์ระหว่างการทดสอบและการออกแบบ
รูปที่ 6-1 การโต้ตอบระหว่าง Testbench และ JESD204B ในการออกแบบ

โปรแกรมทดสอบจะสร้างตัวเลือกการทดสอบสำหรับอินพุต PRBS (PRBS7, PRBS15, PRBS23 และ PRBS31) และอินพุตรูปคลื่น (คลื่นไซน์ คลื่นฟันเลื่อย คลื่นสามเหลี่ยม และคลื่นสี่เหลี่ยม) นอกจากนี้ยังตรวจสอบสัญญาณสถานะเอาต์พุต JESD204B (SYNC_N, ALIGNED และ CGS_ERR) เพื่อตรวจสอบเฟส JESD204B และสัญญาณสถานะเอาต์พุตตัวตรวจสอบ PRBS O_BAD และ O_ERROR[4:0]
ในการจำลองการออกแบบ ในแท็บ Design Flow ให้ดับเบิลคลิก Simulate ใต้ Verify Pre Synthesized Design ตัวเลือก Simulate จะถูกไฮไลต์ไว้ในรูปต่อไปนี้

รูปที่ 6-2 การจำลองการออกแบบ

เมื่อเริ่มการจำลอง เครื่องมือจำลองจะรวบรวมแหล่งที่มาของการออกแบบทั้งหมด files รันการจำลองและกำหนดค่ารูปคลื่น viewer เพื่อแสดงสัญญาณการจำลอง
หมายเหตุ: ในบางกรณี อาจปรากฏข้อความแจ้งให้เลือกตัวกระตุ้นที่ใช้งานอยู่ก่อนเริ่มการจำลอง วิธีแก้ปัญหานี้ ให้ไปที่ลำดับชั้นของตัวกระตุ้น คลิกขวาที่ PF_JESD204B_SA_TOP_TB_8b (top.v) แล้วเลือก Set as Active Stimulus ดังแสดงในรูปต่อไปนี้
รูปที่ 6-3 ตั้งค่าเป็นตัวกระตุ้นที่ใช้งานอยู่

6.1. การจำลองการไหล (ถามคำถาม)
ขั้นตอนต่อไปนี้อธิบายกระแสการจำลองการทดสอบ JESD204B:

ในช่วงเริ่มต้น สัญญาณ NSYSRESET จะรีเซ็ตส่วนประกอบทั้งหมด
หลังจากบล็อกตัวรับส่งสัญญาณได้รับการเริ่มต้นแล้ว สัญญาณ TB_RX_READY จะถูกยืนยันว่าเป็นระดับสูง
JESD204BRX ออกคำขอการซิงโครไนซ์โดยขับพิน TB_SYNC_N ให้ต่ำ
บล็อก JESD204BRX ตรวจสอบอักขระ k28.5 ที่ส่งมาจากบล็อก JESD204BTX
เฟส CGS และ ILA เริ่มต้นหลังจากสัญญาณ TB_SYNC_N ได้รับการยืนยันว่าเป็นระดับสูง
เครื่องทดสอบจะตรวจสอบว่าสัญญาณ CGS_ERR ระบุว่าต่ำหรือไม่ และดำเนินการขั้นตอนการซิงโครไนซ์กลุ่มโค้ดให้เสร็จสิ้น
ลิงก์ JESD204BRX ยืนยันว่าสัญญาณ TB_SYNC_N เป็นระดับสูง
หลังจากเสร็จสิ้นขั้นตอน CGS สำเร็จแล้ว บล็อก JESD204BTX จะเริ่มเลนเริ่มต้น
ลำดับการจัดตำแหน่ง (ILA) โดยการส่งเฟรมหลายเฟรมสี่เฟรมในลำดับต่อไปนี้:
– เฟรมแรกที่ TB_TX_SOMF = 0x8
– เฟรมที่สองที่ TB_TX_SOMF = 0x2
– เฟรมที่สามที่ TB_TX_SOMF = 0x8
– เฟรมที่สี่ที่ TB_TX_SOMF = 0x2
ลิงก์ JESD204BRX เริ่มรับมัลติเฟรมสี่เฟรมในลำดับต่อไปนี้:
– เฟรมแรกที่ TB_TX_SOMF = 0x8
– เฟรมที่สองที่ TB_TX_SOMF = 0x2
– เฟรมที่สามที่ TB_TX_SOMF = 0x8
– เฟรมที่สี่ที่ TB_TX_SOMF = 0x2
การทดสอบเฟส ILA จะผ่านหากได้รับ JESD204BRX DATA_OUT ทั้งหมดอย่างถูกต้องพร้อมการจัดตำแหน่งเฟรม
หลังจากเสร็จสิ้นขั้นตอน ILA สำเร็จแล้ว บล็อก JESD204BTX จะเข้าสู่ขั้นตอนข้อมูล
ในเฟสข้อมูล ข้อมูลต่อไปนี้จะถูกป้อนไปยังบล็อก JESD204BTX: PRBS7, PRBS15, PRBS23 และ PRBS31 โดยใช้เครื่องกำเนิด PRBS
คลื่นไซน์ คลื่นสี่เหลี่ยม คลื่นซอว์ และคลื่นสามเหลี่ยม ถูกสร้างขึ้นจากเครื่องกำเนิดคลื่น
ตัวตรวจสอบ PRBS จะตรวจสอบรูปแบบ PRBS ที่ได้รับเทียบกับรูปแบบ PRBS ที่คาดหวัง
เอาท์พุตรูปคลื่นสามารถทำได้ viewed ในหน้าต่างจำลองการเลือกคลื่นที่สอดคล้องกันดังแสดงในรูปที่ 6-5
หากตัวตรวจสอบข้อมูลไม่พบข้อผิดพลาดใดๆ เทสเบนช์จะแสดงข้อความ TESTBENCH PASSED ระบุว่าการจำลองสำเร็จ หากตรวจพบข้อผิดพลาด เทสเบนช์จะแสดงข้อความ TESTBENCH FAILED เพื่อระบุว่าเทสเบนช์ล้มเหลว
ในขณะที่การจำลองกำลังทำงาน คุณสามารถดูสถานะของกรณีทดสอบได้ในหน้าต่าง Transcript ของ Model Sim ดังที่แสดงในรูปต่อไปนี้

รูปที่ 6-4 หน้าต่างการถอดเสียง

หลังจากการจำลอง หน้าต่าง Waveform จะแสดงรูปคลื่นจำลองดังที่แสดงในรูปต่อไปนี้
หมายเหตุ: คุณ อาจพบคำเตือนบางอย่างในบันทึก ซึ่งปรากฏขึ้นเนื่องจากไม่ได้ใช้ UART ในการจำลอง การจำลองจะเน้นเฉพาะ JESD ในขณะที่ UART และ RAM จะถูกรวมไว้เพื่อวัตถุประสงค์ของ GUI
รูปที่ 6-5 หน้าต่างรูปคลื่นจำลอง

การตั้งค่าการสาธิต

(ถามคำถาม)

หลังจากสร้างบิตสตรีมแล้ว จะต้องตั้งโปรแกรมอุปกรณ์ Polar Fire® หากต้องการตั้งโปรแกรมอุปกรณ์ Polar Fire ให้ทำตามขั้นตอนต่อไปนี้:

ตรวจสอบให้แน่ใจว่าการตั้งค่าจัมเปอร์บนบอร์ดเหมือนกับที่ระบุไว้ในตารางต่อไปนี้
ตาราง 7-1 การตั้งค่าจัมเปอร์

จัมเปอร์	คำอธิบาย	ค่าเริ่มต้น
เจ 11	ปิดพิน 1 และ 2 เพื่อการเขียนโปรแกรมผ่านชิป FTDI เปิดพิน 1 และ 2 เพื่อการเขียนโปรแกรมผ่านอุปกรณ์ FlashPro4 หรือ FlashPro5 ภายนอก	เปิด
J3	จัมเปอร์เพื่อเลือกระดับเสียงหลักtage. ปิดพิน 1 และ 2 สำหรับ 1.05 V. เปิดพิน 1 และ 2 สำหรับ 1.0 V.	ปิด
เจ 10	ปิดพิน 1 และ 2 เพื่อการเขียนโปรแกรมผ่านแฟลช SPI ภายนอก หาก J10 เปิดอยู่ จะอนุญาตให้มีการเขียนโปรแกรมสเลฟ SPI โดยใช้ชิป FTDI	เปิด

ต่อสายไฟเข้ากับขั้วต่อ J2 บนบอร์ด
เชื่อมต่อสาย USB จากพีซีโฮสต์เข้ากับ J1 (พอร์ต FTDI) บนบอร์ด
เปิดบอร์ดโดยใช้สวิตช์เลื่อน SW1
เมื่อเปิดบอร์ด ไฟ LED ของแหล่งจ่ายไฟ 1 ถึง 4 จะสว่างขึ้น สำหรับข้อมูลเพิ่มเติมเกี่ยวกับไฟ LED บนบอร์ด Polar Fire Splash โปรดดู UG0786: คู่มือผู้ใช้ Polar Fire FPGA Splash Kit

ในแท็บ Libero Design Flow ให้คลิกสองครั้งที่ Run PROGRAM Action

ถึง view บันทึกที่เกี่ยวข้อง fileไปที่แท็บรายงาน คลิกขวาที่ Run Program Action และเลือก View รายงาน.
เมื่อตั้งโปรแกรมอุปกรณ์สำเร็จ เครื่องหมายถูกสีเขียวจะปรากฏขึ้นดังแสดงในรูปต่อไปนี้ สำหรับข้อมูลเกี่ยวกับวิธีรันเดโม JESD204B แบบสแตนด์อโลน โปรดดูที่ การรันเดโม

รูปที่ 7-1 การตั้งโปรแกรมอุปกรณ์เสร็จสมบูรณ์

การเขียนโปรแกรมอุปกรณ์โดยใช้ Flash Pro Express

(ถามคำถาม)
ส่วนนี้จะอธิบายวิธีการตั้งโปรแกรมอุปกรณ์ Polar Fire® ด้วยงานการตั้งโปรแกรม file การใช้ Flash Pro Express. .job file สามารถใช้ได้ในการออกแบบดังต่อไปนี้ fileตำแหน่งโฟลเดอร์ s: mpf_an5978_df/Programming_Fileงานท็อป

ในการตั้งโปรแกรมอุปกรณ์ ให้ทำตามขั้นตอนต่อไปนี้:

บนโฮสต์พีซี ให้เปิดซอฟต์แวร์ Flash Pro Express

ในการสร้างโปรเจ็กต์ใหม่ ให้คลิก ใหม่ หรือ โปรเจ็กต์งานใหม่ จากงาน Flash Pro Express จากเมนู โปรเจ็กต์
ป้อนข้อมูลต่อไปนี้ในกล่องโต้ตอบ New Job Project from Flash Pro Express Job:
– งานด้านการเขียนโปรแกรม file: คลิก เรียกดู และนำทางไปยังตำแหน่งที่ทำงาน file ตั้งอยู่และเลือก fileตำแหน่งเริ่มต้นคือ: mpf_an5978_df/Programming_Fileงานท็อป
– ตำแหน่งโครงการงาน Flash Pro Express: คลิกเรียกดูและนำทางไปยังตำแหน่งโครงการ Flash Pro Express
รูปที่ 8-1 โปรเจ็กต์งานใหม่จาก Flash Pro Express Job
คลิกตกลง การเขียนโปรแกรมที่จำเป็น file ถูกเลือกและพร้อมที่จะตั้งโปรแกรมในเครื่อง

หน้าต่าง Flash Pro Express จะปรากฏขึ้น ดังแสดงในรูปต่อไปนี้ ตรวจสอบว่ามีหมายเลขโปรแกรมเมอร์ปรากฏในช่อง Programmer หรือไม่ หากไม่พบ ให้ยืนยันการเชื่อมต่อบอร์ด แล้วคลิก Refresh/Rescan Programmers
รูปที่ 8-2 การตั้งโปรแกรมอุปกรณ์
คลิกเรียกใช้ เมื่อตั้งโปรแกรมอุปกรณ์สำเร็จ สถานะ RUN PASSED จะแสดงดังรูปต่อไปนี้
รูปที่ 8-3 FlashPro Express—RUN PASSED
ปิด Flash Pro Express หรือคลิกออกในแท็บโครงการ

เรียกใช้การสาธิต

(ถามคำถาม)

หัวข้อนี้จะอธิบายวิธีใช้ GUI ของ JESD204B เพื่อรันเดโม JESD204B บน Polar Fire® Splash Board
9.1. การติดตั้ง GUI (ถามคำถาม)
ในการรันเดโม ให้ติดตั้ง JESD204B GUI ซึ่งอนุญาตให้เลือกรูปแบบการทดสอบ PRBS ต่างๆ เป็นอินพุต และแสดงสัญญาณสถานะ JESD204B และสถานะ PRBS ที่ได้รับจากบอร์ด
แท็บ Waveform ของ GUI จะแสดงรูปคลื่นเอาต์พุตที่ได้รับจากบอร์ดสำหรับแต่ละรูปคลื่นที่เลือกเป็นอินพุต

หากต้องการติดตั้ง GUI ให้ดำเนินการตามขั้นตอนต่อไปนี้:

ติดตั้งแอปพลิเคชัน JESD204B_GUI (setup.exe) จากการออกแบบต่อไปนี้ fileโฟลเดอร์ s: mpf_an5978_df/GUI
หากต้องการเริ่มแอปพลิเคชัน GUI ให้ดับเบิลคลิกแอปพลิเคชัน JESD204B_GUI จากไดเร็กทอรีการติดตั้ง

9.2. การรันการออกแบบสาธิต (ถามคำถาม)
หากต้องการรันการสาธิต JESD204B ให้ดำเนินการตามขั้นตอนต่อไปนี้:

เชื่อมต่อจัมเปอร์และตั้งค่า Polar Fire® Splash Board ตามที่อธิบายไว้ในขั้นตอนที่ 1 ถึง 4 ของการตั้งค่าการสาธิต
ใน Device Manager บนพีซีโฮสต์ ให้จดบันทึกพอร์ต COM ที่เชื่อมโยงกับตัวแปลงอนุกรม USB
C. ในการระบุพอร์ต COM ให้ทำเครื่องหมายในช่องตำแหน่งในคุณสมบัติของพอร์ต COM แต่ละพอร์ต

บนเมนูเริ่มของพีซีโฮสต์ คลิก JESD204B_GUI

จากรายการพอร์ต COM ให้เลือกพอร์ต COM ที่ระบุในขั้นตอนที่ 2 แล้วคลิกเชื่อมต่อ ดังที่แสดงในรูปต่อไปนี้
รูปที่ 9-1 การเลือกพอร์ต COM

ชุด FPGA Splash MICROCHIP AN5978 Polar Fire - การเลือกพอร์ต COM

สำคัญ: พอร์ต ตัวเลขอาจแตกต่างกันไป ในกรณีนี้ample พอร์ต COM 32 คือพอร์ตที่ถูกต้องที่จะเลือก
หลังจากเชื่อมต่อสำเร็จแล้ว ไฟแสดงสถานะการเชื่อมต่อโฮสต์จะเปลี่ยนเป็นสีเขียว ดังที่แสดงในรูปต่อไปนี้
รูปที่ 9-2 การเชื่อมต่อโฮสต์สำเร็จ

ชุด FPGA Splash Kit ของ MICROCHIP AN5978 Polar Fire - การเชื่อมต่อโฮสต์สำเร็จ

ตารางต่อไปนี้แสดงรายการสัญญาณสถานะที่แสดงใน GUI ของ JESD204B
ตาราง 9-1 สัญญาณสถานะใน GUI JESD204B

สัญญาณ	คำอธิบาย
การเชื่อมต่อโฮสต์	แสดงสถานะการสื่อสาร UART
สถานะลิงก์	แสดงสถานะการเชื่อมต่อการสื่อสารระหว่าง TX และ RX
ซิงค์_เอ็น	ระบุสถานะ JESD204B
จัดชิด	ระบุว่าเลนเครื่องรับส่งสัญญาณทั้งหมดได้รับการจัดเรียงตรงกัน
RX ถูกต้อง	ระบุว่าข้อมูล RX ถูกต้อง ในโหมด 8b10b แสดงว่ามีการจัดเรียงเครื่องหมายจุลภาคและ CDR ถูกล็อก
สถานะ PRBS	ระบุข้อผิดพลาด PRBS
จำนวนข้อผิดพลาด	ให้จำนวนข้อผิดพลาดที่เกิดขึ้นระหว่างการตรวจสอบ PRBS
CGS_ERR	ระบุข้อผิดพลาดในการซิงโครไนซ์กลุ่มรหัส
NIT_ERR	ระบุข้อผิดพลาด “ไม่อยู่ในตาราง”
การแสดงผลผิดพลาด	บ่งชี้ถึงข้อผิดพลาดความไม่สมดุล
ลิงค์_ซีดี_เออร์	ระบุถึงความไม่ตรงกันของข้อมูลการกำหนดค่าลิงก์
ยูซีซี_เออร์อาร์	ระบุข้อผิดพลาด “อักขระควบคุมที่ไม่คาดคิด”

จากรายการการเลือกอินพุต ให้เลือกรูปแบบที่จะส่ง และคลิกเริ่ม ตามที่แสดงในรูปต่อไปนี้
รูปที่ 9-3 การเลือกรูปแบบรูปแบบที่เลือกจะถูกส่งผ่านลิงก์การส่งข้อมูลแบบอนุกรมและรับโดย CoreJESD204BRX ซึ่งจะตรวจสอบข้อผิดพลาด สามารถตรวจสอบสถานะ JESD204B ได้ตลอดเวลาโดยใช้สัญญาณสถานะบน GUI ดังแสดงในรูปต่อไปนี้
รูปที่ 9-4 สถานะลิงก์และสถานะ JESD204B

หากต้องการสร้างข้อผิดพลาดในข้อมูล PRBS ให้คลิกสร้างข้อผิดพลาดข้อมูล
ตัวบ่งชี้สถานะ PRBS จะเปลี่ยนเป็นสีแดง และฟิลด์จำนวนข้อผิดพลาดจะแสดงจำนวนข้อผิดพลาด ดังที่แสดงในรูปต่อไปนี้
รูปที่ 9-5 ข้อผิดพลาดของข้อมูล
คลิกล้างข้อผิดพลาดเพื่อล้างข้อผิดพลาดในข้อมูล PRBS และรีเซ็ตสถานะ PRBS
ตัวบ่งชี้สถานะ PRBS จะเปลี่ยนเป็นสีเขียว และจำนวนข้อผิดพลาดจะเปลี่ยนเป็น 0 ตามที่แสดงในรูปต่อไปนี้
รูปที่ 9-6. ข้อผิดพลาดข้อมูลถูกล้าง
ในการสร้างข้อผิดพลาดลิงก์ระหว่าง CoreJESD204BTX และเลนตัวรับส่งสัญญาณ ให้คลิกสร้างข้อผิดพลาดลิงก์
ตัวบ่งชี้สถานะลิงก์ SYNC_N, ALIGNED, RX VALID, DISP_ERR และ CGS_ERROR จะเปลี่ยนเป็นสีแดง ดังที่แสดงในรูปต่อไปนี้
รูปที่ 9-7 ข้อผิดพลาดของลิงก์

หากต้องการล้างข้อผิดพลาดลิงก์ ให้คลิกล้างข้อผิดพลาด
ตัวบ่งชี้สถานะจะเปลี่ยนเป็นสีเขียว ดังแสดงในรูปต่อไปนี้
รูปที่ 9-8 ข้อผิดพลาดการล้างลิงก์
หากต้องการเปลี่ยนรูปแบบ ให้เลือกสามเหลี่ยมจากรายการการเลือกอินพุต
รูปแบบที่เลือกจะถูกส่งผ่านลิงก์ส่งข้อมูลแบบอนุกรมและรับโดย CoreJESD204BRX สามารถตรวจสอบสถานะ JESD204B ได้ตลอดเวลาโดยใช้สัญญาณสถานะบน GUI
ถึง view เมื่อได้รับรูปคลื่นจาก CoreJESD204BRX ให้คลิกแท็บรูปคลื่น ดังที่แสดงในรูปต่อไปนี้
รูปที่ 9-9 รูปคลื่นสามเหลี่ยม

หากต้องการสิ้นสุดการสาธิต ให้คลิกหยุดและปิด GUI

ภาคผนวก ก: อ้างอิง

(ถามคำถาม)

ส่วนนี้แสดงรายการเอกสารที่ให้ข้อมูลเพิ่มเติมเกี่ยวกับมาตรฐาน JESD204B และแกน IP ที่ใช้ในการออกแบบสาธิต

สำหรับข้อมูลเกี่ยวกับมาตรฐานอินเทอร์เฟซ JESD204B โปรดไปที่ เจเดค webเว็บไซต์.

สำหรับข้อมูลเกี่ยวกับบล็อกตัวรับส่งสัญญาณ Polar Fire, PF_TX_PLL และ PF_XCVR_REF_CLK โปรดดู คู่มือผู้ใช้เครื่องรับส่งสัญญาณตระกูล Polar Fire.
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ PF_TPSRAM (PF Micro SRAM) โปรดดู คู่มือผู้ใช้ผ้าตระกูล Polar Fire.
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ CoreJESD204BTX โปรดดู คู่มือ CoreJESD204BTX.
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ CoreJESD204BRX โปรดดู คู่มือ CoreJESD204BRX.
สำหรับข้อมูลเพิ่มเติมเกี่ยวกับ Libero, Model Sim และ Simplify โปรดดู ไมโครชิป ลิเบอโร โซซี webหน้าหนังสือ.

ภาคผนวก B: การรันสคริปต์ TCL

(ถามคำถาม)

สคริปต์ TCL มีให้ในการออกแบบ fileโฟลเดอร์ s ภายใต้ไดเรกทอรี HW หากจำเป็น สามารถทำซ้ำขั้นตอนการออกแบบได้ตั้งแต่ขั้นตอนการออกแบบการใช้งานจนถึงการสร้างงาน fileในการเรียกใช้ TCL ให้ดำเนินการตามขั้นตอนต่อไปนี้:

เปิดตัวซอฟต์แวร์ Libero®
เลือกโครงการ > รันสคริปต์….
คลิกเรียกดูและเลือก script.tcl จากไดเร็กทอรี HW ที่ดาวน์โหลดมา
คลิกเรียกใช้

หลังจากดำเนินการสคริปต์ TCL สำเร็จ โปรเจ็กต์ Libero จะถูกสร้างขึ้นภายในไดเร็กทอรี HW สำหรับข้อมูลเพิ่มเติมเกี่ยวกับสคริปต์ TCL โปรดดู mpf_an5978_df/HW/TCL_Script_readme.txt
สำหรับรายละเอียดเพิ่มเติมเกี่ยวกับคำสั่ง TCL โปรดดูคู่มืออ้างอิงคำสั่ง TCL หากพบข้อสงสัยใดๆ เมื่อรันสคริปต์ TCL โปรดติดต่อฝ่ายสนับสนุนด้านเทคนิค

ประวัติการแก้ไข

(ถามคำถาม)

ประวัติการแก้ไขจะอธิบายการเปลี่ยนแปลงที่เกิดขึ้นในเอกสาร การเปลี่ยนแปลงจะแสดงตามการแก้ไข โดยเริ่มจากสิ่งพิมพ์ปัจจุบัน

การแก้ไข	วันที่	คำอธิบาย
A	08/2025	ต่อไปนี้คือรายการการเปลี่ยนแปลงที่เกิดขึ้นในการแก้ไข A ของเอกสาร: • เอกสารได้รับการโยกย้ายไปยังเทมเพลต Microchip • หมายเลขเอกสารได้รับการอัปเดตจาก 50200796 เป็น DS00005978 • ID เอกสารได้รับการอัปเดตจาก DG0796 เป็น AN5978
3.0	-	เอกสารนี้ได้รับการอัปเดตตามการเปิดตัว Libero® SoC Polar Fire v2.2
2.0	-	เอกสารนี้ได้รับการอัปเดตตามการเปิดตัว Libero SoC Polar Fire v2.1
1.0	-	การตีพิมพ์ครั้งแรกของเอกสารนี้

รองรับ Microchip FPGA

กลุ่มผลิตภัณฑ์ Microchip FPGA สนับสนุนผลิตภัณฑ์ด้วยบริการสนับสนุนต่างๆ รวมถึงการบริการลูกค้า ศูนย์สนับสนุนด้านเทคนิคสำหรับลูกค้า a webเว็บไซต์และสำนักงานขายทั่วโลก
ขอแนะนำให้ลูกค้าเยี่ยมชมแหล่งข้อมูลออนไลน์ของ Microchip ก่อนที่จะติดต่อฝ่ายสนับสนุน เนื่องจากมีแนวโน้มสูงว่าข้อซักถามของพวกเขาจะได้รับคำตอบแล้ว
ติดต่อศูนย์บริการทางเทคนิคผ่าน webเว็บไซต์ที่ www.microchip.com/support ระบุหมายเลขชิ้นส่วนอุปกรณ์ FPGA เลือกประเภทเคสที่เหมาะสม และอัปโหลดการออกแบบ fileขณะสร้างกรณีการสนับสนุนทางเทคนิค
ติดต่อฝ่ายบริการลูกค้าสำหรับการสนับสนุนผลิตภัณฑ์ที่ไม่ใช่ด้านเทคนิค เช่น ราคาผลิตภัณฑ์ การอัพเกรดผลิตภัณฑ์ ข้อมูลอัปเดต สถานะการสั่งซื้อ และการอนุญาต

จากอเมริกาเหนือ โทร 800.262.1060
จากส่วนอื่นของโลก โทร 650.318.4460
แฟกซ์จากทุกที่ในโลก 650.318.8044

ข้อมูลไมโครชิป

เครื่องหมายการค้า
ชื่อและโลโก้ “Microchip” โลโก้ “M” และชื่อ โลโก้ และแบรนด์อื่นๆ เป็นเครื่องหมายการค้าจดทะเบียนและไม่ได้จดทะเบียนของ Microchip Technology Incorporated หรือบริษัทในเครือและ/หรือบริษัทย่อยในสหรัฐอเมริกาและ/หรือประเทศอื่นๆ (“เครื่องหมายการค้า Microchip”) ข้อมูลเกี่ยวกับเครื่องหมายการค้า Microchip สามารถพบได้ที่ https://www.microchip.com/en-us/about/legalinformation/microchip-trademarks.
ISBN: 979-8-3371-1709-6

ประกาศทางกฎหมาย
สิ่งพิมพ์และข้อมูลในที่นี้สามารถใช้ได้เฉพาะกับผลิตภัณฑ์ของไมโครชิป ซึ่งรวมถึงการออกแบบ ทดสอบ และผสานรวมผลิตภัณฑ์ของไมโครชิปเข้ากับแอปพลิเคชันของคุณ การใช้ข้อมูลนี้ในลักษณะอื่นใดถือเป็นการละเมิดข้อกำหนดเหล่านี้ ข้อมูลเกี่ยวกับแอปพลิเคชันของอุปกรณ์มีให้เพื่อความสะดวกของคุณเท่านั้นและอาจถูกแทนที่ด้วยการอัปเดต เป็นความรับผิดชอบของคุณที่จะต้องตรวจสอบให้แน่ใจว่าใบสมัครของคุณตรงตามข้อกำหนดของคุณ ติดต่อสำนักงานขายของ Microchip ในพื้นที่ของคุณเพื่อขอรับการสนับสนุนเพิ่มเติม หรือขอรับการสนับสนุนเพิ่มเติมที่ www.microchip.com/en-us/support/design-help/client-support-services.

ข้อมูลนี้จัดทำโดย MICROCHIP "ตามที่เป็น" MICROCHIP ไม่รับรองหรือรับประกันใดๆ ไม่ว่าจะโดยชัดแจ้งหรือโดยนัย เป็นลายลักษณ์อักษรหรือวาจา ตามกฎหมายหรืออย่างอื่นใดที่เกี่ยวข้องกับข้อมูล รวมถึงแต่ไม่จำกัดเฉพาะการรับประกันโดยนัยของการไม่ละเมิด ความสามารถในการขาย และความเหมาะสมสำหรับจุดประสงค์เฉพาะ หรือการรับประกันที่เกี่ยวข้องกับเงื่อนไข คุณภาพ หรือประสิทธิภาพ
ในกรณีใดๆ MICROCHIP จะไม่รับผิดชอบต่อการสูญเสีย ความเสียหาย ค่าใช้จ่าย หรือค่าใช้จ่ายใดๆ อันเป็นทางอ้อม พิเศษ เป็นการลงโทษ โดยบังเอิญ หรือเป็นผลสืบเนื่อง ไม่ว่าประเภทใดก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งาน ไม่ว่าจะเกิดจากสาเหตุใดก็ตาม แม้ว่า MICROCHIP จะได้รับแจ้งถึงความเป็นไปได้หรือความเสียหายที่คาดการณ์ได้ก็ตาม ในขอบเขตสูงสุดที่กฎหมายอนุญาต ความรับผิดทั้งหมดของ MICROCHIP ต่อการเรียกร้องใดๆ ก็ตามที่เกี่ยวข้องกับข้อมูลหรือการใช้งานนั้นจะไม่เกินจำนวนค่าธรรมเนียม (ถ้ามี) ที่คุณได้ชำระโดยตรงกับ MICROCHIP สำหรับข้อมูลดังกล่าว
การใช้เครื่องมือไมโครชิปในการช่วยชีวิตและ/หรือการใช้งานด้านความปลอดภัยเป็นความเสี่ยงของผู้ซื้อโดยสิ้นเชิง และผู้ซื้อตกลงที่จะปกป้อง ชดเชย และทำให้ไมโครชิปไม่ต้องรับผิดใดๆ จากความเสียหาย การเรียกร้อง การฟ้องร้อง หรือค่าใช้จ่ายใดๆ ทั้งสิ้นที่เกิดจากการใช้งานดังกล่าว จะไม่มีการให้ใบอนุญาตใดๆ ไม่ว่าโดยปริยายหรือด้วยวิธีอื่นใด ภายใต้สิทธิ์ในทรัพย์สินทางปัญญาของไมโครชิป เว้นแต่จะระบุไว้เป็นอย่างอื่น

คุณสมบัติการป้องกันรหัสอุปกรณ์ไมโครชิป
โปรดทราบรายละเอียดต่อไปนี้เกี่ยวกับคุณลักษณะการป้องกันรหัสบนผลิตภัณฑ์ Microchip:

ผลิตภัณฑ์ Microchip ตรงตามข้อกำหนดที่ระบุไว้ในแผ่นข้อมูล Microchip เฉพาะของตน
Microchip เชื่อว่ากลุ่มผลิตภัณฑ์ของตนจะปลอดภัยเมื่อใช้ตามลักษณะที่ต้องการ ภายใต้ข้อกำหนดการทำงาน และภายใต้เงื่อนไขปกติ
Microchip ให้ความสำคัญและปกป้องสิทธิในทรัพย์สินทางปัญญาของบริษัทอย่างจริงจัง การพยายามละเมิดคุณสมบัติการป้องกันโค้ดของผลิตภัณฑ์ Microchip เป็นสิ่งต้องห้ามโดยเด็ดขาด และอาจฝ่าฝืน Digital Millennium Copyright Act

ทั้งไมโครชิปและผู้ผลิตเซมิคอนดักเตอร์รายอื่นไม่สามารถรับประกันความปลอดภัยของรหัสของตนได้ การปกป้องรหัสไม่ได้หมายความว่าเรารับประกันว่าผลิตภัณฑ์ "ไม่แตกหัก"
การปกป้องโค้ดมีการพัฒนาอย่างต่อเนื่อง Microchip มุ่งมั่นที่จะปรับปรุงคุณสมบัติการป้องกันโค้ดของผลิตภัณฑ์ของเราอย่างต่อเนื่อง

เอกสาร / แหล่งข้อมูล

ชุด FPGA Splash ของ MICROCHIP AN5978 Polar Fire [พีดีเอฟ] คู่มือการใช้งาน
ชุด AN5978 Polar Fire FPGA Splash Kit, AN5978, ชุด Polar Fire FPGA Splash Kit, ชุด Fire FPGA Splash Kit, ชุด FPGA Splash Kit

อ้างอิง

คู่มือการใช้งาน

การแนะนำ

ข้อกำหนดด้านการออกแบบ

ข้อกำหนดเบื้องต้น

การออกแบบสาธิต

โครงสร้างการตอกบัตร

รีเซ็ตโครงสร้าง

การจำลองการออกแบบ Polar Fire® JESD204B

การตั้งค่าการสาธิต

การเขียนโปรแกรมอุปกรณ์โดยใช้ Flash Pro Express

เรียกใช้การสาธิต

ภาคผนวก ก: อ้างอิง

ภาคผนวก B: การรันสคริปต์ TCL

ประวัติการแก้ไข

รองรับ Microchip FPGA

ข้อมูลไมโครชิป

เอกสาร / แหล่งข้อมูล

อ้างอิง

ฝากความคิดเห็น

ยกเลิกการตอบ