คู่มือและคำแนะนำการใช้งานของ Xilinx

Xilinx ZedBoard: คู่มือการใช้งาน ResNet-50 CNN สำหรับพอร์ต | บันทึกคำตอบ 73058

คู่มือทางเทคนิค

คู่มือฉบับสมบูรณ์ที่อธิบายรายละเอียดเกี่ยวกับการพอร์ตแอปพลิเคชันโครงข่ายประสาทเทียมแบบคอนโวลูชัน (CNN) ResNet-50 ไปยังแพลตฟอร์มการพัฒนา Xilinx ZedBoard ครอบคลุมการตั้งค่าฮาร์ดแวร์ด้วย Vivado การกำหนดค่าซอฟต์แวร์ด้วย PetaLinux การรวม DPU และอื่นๆ...

คู่มือเริ่มต้นใช้งานฉบับย่อสำหรับค่าที่ตั้งไว้ล่วงหน้าของ Xilinx MicroBlaze Soft Processor

คู่มือเริ่มต้นอย่างรวดเร็ว

คู่มือเริ่มต้นใช้งานฉบับย่อจาก Xilinx สำหรับการสร้างระบบประมวลผลซอฟต์แวร์ MicroBlaze ขั้นพื้นฐานโดยใช้ดีไซน์ที่ตั้งค่าไว้ล่วงหน้าใน Vivado และ SDK ครอบคลุมขั้นตอนการพัฒนาฮาร์ดแวร์และซอฟต์แวร์สำหรับระบบฝังตัว…

คู่มือเริ่มต้นใช้งานชุดประเมินผล Zynq-7000 All Programmable SoC ZC706

คู่มือการเริ่มต้นใช้งาน

คู่มือฉบับสมบูรณ์สำหรับการติดตั้งและใช้งานชุดประเมินผล Xilinx Zynq-7000 All Programmable SoC ZC706 รวมถึงขั้นตอนการทดสอบตัวเองในตัว (BIST) และการออกแบบอ้างอิงเป้าหมาย PCIe (TRD)

Xilinx Zynq-7000 SoC ที่สามารถตั้งโปรแกรมได้ทั้งหมด: คู่มือการเลือกผลิตภัณฑ์

คำแนะนำการเลือกผลิตภัณฑ์

คู่มือการเลือกผลิตภัณฑ์ที่ครอบคลุมสำหรับตระกูล Xilinx Zynq-7000 All Programmable SoC ซึ่งมีรายละเอียดเกี่ยวกับระบบประมวลผลและคุณลักษณะลอจิกที่ตั้งโปรแกรมได้ ความเข้ากันได้ของอุปกรณ์ ระดับความเร็ว หน่วยความจำ ทรานซีฟเวอร์ จำนวน I/O และข้อมูลการสั่งซื้อ

บทช่วยสอน Vivado Design Suite: การวิเคราะห์พลังงานและการเพิ่มประสิทธิภาพ

บทช่วยสอน

เรียนรู้วิธีการวิเคราะห์และเพิ่มประสิทธิภาพการใช้พลังงานอย่างแม่นยำสำหรับงานออกแบบ FPGA โดยใช้ Xilinx Vivado Design Suite คู่มือนี้จะแนะนำผู้ใช้ตั้งแต่ RTL ไปจนถึงการใช้งานจริง การบูรณาการข้อมูลการจำลอง การวัดฮาร์ดแวร์ และ...

คู่มือผลิตภัณฑ์ LogiCORE IP สำหรับ Xilinx UltraScale FPGAs Memory IP v1.4 (PG150)

คู่มือผลิตภัณฑ์

คู่มือผลิตภัณฑ์ฉบับสมบูรณ์สำหรับ Xilinx UltraScale FPGAs Memory IP v1.4 (PG150) ครอบคลุมอินเทอร์เฟซ DDR3, DDR4, LPDDR3, QDR II+, QDR-IV และ RLDRAM 3 รายละเอียดเกี่ยวกับสถาปัตยกรรม กระบวนการออกแบบ และข้อกำหนดสำหรับ FPGA…

คู่มือการใช้งาน Vivado ILA: การดีบัก UltraScale FPGA Gen3 PCI Express

คู่มือการใช้งาน

Learn to debug PCIe link training and stability issues using Xilinx Vivado ILA with the UltraScale FPGA Gen3 Integrated Block. This guide covers setup, signal capture, and analysis for effective…

AXI Memory Mapped to PCI Express (PCIe) Gen2 v2.8 LogiCORE IP Product Guide

คู่มือผลิตภัณฑ์

Detailed guide for the Xilinx AXI Memory Mapped to PCI Express (PCIe) Gen2 v2.8 LogiCORE IP, enabling AXI4 to PCI Express interface. Covers specifications, design, and debugging for Xilinx FPGAs…

Zynq UltraScale+ Device Technical Reference Manual (UG1085)

คู่มืออ้างอิงทางเทคนิค

Comprehensive technical reference manual for the Xilinx Zynq UltraScale+ device, detailing its architecture, processing system, and peripherals for advanced embedded applications.

คู่มือการย้ายข้อมูลจาก Xilinx ISE ไปยัง Vivado Design Suite UG911

คู่มือการโยกย้าย

This guide provides detailed instructions and procedures for migrating designs from Xilinx ISE Design Suite to Vivado Design Suite. It covers project conversion, constraint migration (UCF to XDC), IP migration,…

คู่มือผู้ใช้บอร์ดพัฒนาอินเทอร์เฟซหน่วยความจำ FPGA Xilinx Virtex-5 ML561

คู่มือการใช้งาน

User guide for the Xilinx Virtex-5 FPGA ML561 Memory Interfaces Development Board, detailing hardware, electrical specifications, signal integrity, configuration, and simulation correlation for FPGA-based memory interface designs.

ISE to Vivado Design Suite Migration Guide

คู่มือการโยกย้าย

Guide to migrating Xilinx ISE Design Suite and PlanAhead tool projects, constraints, and command-line tools to the Vivado Design Suite, covering UCF to XDC conversion, IP migration, and tool command…